6.3 主从主从RS触发器触发器6.3.1 主从主从RS触发器的结构及逻辑符号触发器的结构及逻辑符号6.3.2 主从主从RS触发器的工作原理触发器的工作原理 6.3.3 主从主从RS触发器的逻辑功能触发器的逻辑功能 6.3.4 主从主从RS触发器波形图的画法触发器波形图的画法2021/6/716.3 主从主从RS触发器触发器6.3. 主从主从RS触发器的电路组成和逻辑符号触发器的电路组成和逻辑符号 主从主从RS触发器电路结构如图触发器电路结构如图7.3.1所示：所示：图图7.3.1 主从主从RS触发器原理电路触发器原理电路Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 &(a) 2021/6/72Q Q R S (a) CP 是由两个相同的同步是由两个相同的同步RS触发器串联组合而成，分别触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相的。信号总是反相的。工作原理工作原理下面对图下面对图7.3.1所示的电路进行分析。对应的逻辑符所示的电路进行分析。对应的逻辑符号见图号见图7.3.2(b)。图图7.3.2 主从主从RS触发器的逻辑符号触发器的逻辑符号Q Q R S (b) CP Q Q R S (c) CP Q Q R S (d) CP 2021/6/73Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 &(a) 在在CP=0期间，主触发器被时期间，主触发器被时钟信号封锁，从触发器的输入钟信号封锁，从触发器的输入态不会改变，则主从态不会改变，则主从RS触发器的触发器的输出状态保持不变。即输出状态保持不变。即Qn+1=Qn。在在CP=1期间，主触发器工作，期间，主触发器工作，其输出状态其输出状态Q1n+1随着输入信号随着输入信号R和和S的变化而改变。但从触发的变化而改变。但从触发器被时钟封锁，它的输出不变。则主从器被时钟封锁，它的输出不变。则主从RS触发器状态仍触发器状态仍保持不变。即保持不变。即Qn+1=Qn 。在在CP从从0到到1(上升沿上升沿)时刻，主触发器从锁定到工作，时刻，主触发器从锁定到工作，同时从触发器从工作到被锁定，则主从同时从触发器从工作到被锁定，则主从RS 触发器状态触发器状态保持不变。即保持不变。即Qn+1=Qn。2021/6/74Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 &(a) 在在CP从从1到到0(下降沿下降沿)时刻，时刻，主触发器从工作到锁定，同时，主触发器从工作到锁定，同时，从触发器从封锁到工作。主从从触发器从封锁到工作。主从RS触发器的输出状态，由触发器的输出状态，由CP=1最后时刻输入的最后时刻输入的R、S和相应的现和相应的现态态Qn决定，仍遵循基本决定，仍遵循基本RS触发触发器逻辑原理工作。器逻辑原理工作。2021/6/75 CP下降沿下降沿 CP上升沿上升沿 CP R S Q2 从从 R2 CP2 S2 Q1 主主 R1 CP1 S1 & Q Q Q1 Q1 时间时间t t0 时刻时刻 CP CP=0期间期间 CP=1期间期间 CP=0期间期间 主主Q1不工作不工作 主主Q1工作工作 主主Q1不工作不工作 从从Q2 工作工作 从从Q2不工作不工作 从从Q2 工作工作 主从触发器主从触发器Q 如何工作如何工作 ？ 主触发器主触发器Q1和从触发器和从触发器Q2串联接力工作，串联接力工作，好象交接不畅通好象交接不畅通 ? 如何解决如何解决 ? 按信号流程，主触发器按信号流程，主触发器Q1在先，在先， 从触发器从触发器Q2在后，仔细研究可以找到交接之处！在后，仔细研究可以找到交接之处！交接：主触发器交接：主触发器Q1交给从触发器交给从触发器 Q2。且必。且必须是工作时交接！须是工作时交接！Q1 Q2 Q1 Q2 Q1 Q2 t Q1 Q2 Q1 Q2 t Q1 Q2 Q1 Q2 特性表和特性方程特性表和特性方程2021/6/76CP QnR SQn+1说明说明0 1 Qn锁定保持锁定保持0 0Qn保持保持0 11置置“1”1 00置置“0”1 11*不定态不定态表表5.3.1主从主从RS触发器特性表触发器特性表 主从主从 RS 触发器动作特点和缺陷触发器动作特点和缺陷只在时钟信号每个周期内的有效沿时刻工作只在时钟信号每个周期内的有效沿时刻工作(时钟的时钟的上升沿或下降沿上升沿或下降沿)。因此，抗干扰能力有所提高。因此，抗干扰能力有所提高。这种主从这种主从RS触发触发器只在时钟信号的下器只在时钟信号的下降沿时刻工作，输出降沿时刻工作，输出状态的更新遵循基本状态的更新遵循基本RS触发器逻辑原理。触发器逻辑原理。根据以上分析结果列根据以上分析结果列特性表特性表5.3.1。主从主从RS触发器特性方程和基本触发器特性方程和基本RS触发器的相同。触发器的相同。2021/6/77 但在置但在置“0”和置和置“1”时，电路的输出状态仍以不时，电路的输出状态仍以不定状态的方式过渡；当输入信号均有效时，仍然存在不定状态的方式过渡；当输入信号均有效时，仍然存在不定态，有约束条件。定态，有约束条件。5.状态转换图和时序波形图状态转换图和时序波形图主从主从RS触发器的状态转换图和基本触发器的状态转换图和基本RS触发器的相触发器的相同。波形图画法如图同。波形图画法如图5.3.3所示。所示。 S R CP 不定不定状态状态Q图图5.3.3 主从主从RS触发器时序波形图触发器时序波形图2021/6/786.3.2 主从主从JK触发器触发器主从主从JK触发器的电路组成和逻辑符号触发器的电路组成和逻辑符号主从主从JK触发器电路和逻辑符号如图触发器电路和逻辑符号如图5.3.4和和.5所示。所示。图图5.3.4 主主从从JK触发器触发器原理电路原理电路Q Q CP K J RD SD Q2 Q2 RD 从从 SD K2 CP2 J2 Q1 Q1 RD 主主 SD K1 CP1 J1 &(a) Q Q CP K J RD SD Q2 Q2 RD 从从 SD K2 CP2 J2 Q1 Q1 RD 主主 SD K1 CP1 J1 &(b) 2021/6/79是由两个相同的同步是由两个相同的同步JK触发器串联组合而成，分别触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。信号总是反相。工作原理工作原理对图对图5.3.1(a)所示的电路进行分析。所示的电路进行分析。在在CP=0期间，时钟信号锁定主触发器，从触发器工期间，时钟信号锁定主触发器，从触发器工作，但从触发器输入状态不会改变，则主从作，但从触发器输入状态不会改变，则主从JK触发器触发器图图5.3.5 主从主从JK触发器的逻辑符号触发器的逻辑符号Q Q J K CP Q Q J K CP 2021/6/710的状态不变。即的状态不变。即Qn+1=Qn。在在CP=1期间，主触发器工作，输出状态期间，主触发器工作，输出状态Q1n+1随着随着输入信号输入信号J和和K的变化而改变。时钟封锁从触发器，使其的变化而改变。时钟封锁从触发器，使其输出保持不变。则主从输出保持不变。则主从JK触发器状态仍保持原态不变。触发器状态仍保持原态不变。即即Qn+1=Qn。在在CP从从0到到1(上升沿上升沿)时刻，主触发器从锁定到工作，时刻，主触发器从锁定到工作，同时，从触发器从工作到被锁定，则主从同时，从触发器从工作到被锁定，则主从JK触发器保持触发器保持原态不变。即原态不变。即Qn+1=Qn。在在CP从从1到到0(下降沿下降沿)时刻，主触发器从工作转为锁时刻，主触发器从工作转为锁定，同时从触发器解除封锁开始工作。主从触发器状态定，同时从触发器解除封锁开始工作。主从触发器状态取决于取决于CP=1最后时刻的输入最后时刻的输入J、K和相应的现态决定的和相应的现态决定的次态。次态。2021/6/711主从主从JK触发器的工作原理，即主从触发器的工作原理，即主从JK触发器输出次触发器输出次态态Qn+1，由，由CP有效沿时刻的输入有效沿时刻的输入J、K和相应的现态和相应的现态Qn决定。与同步决定。与同步JK触发器逻辑相同。触发器逻辑相同。特性表和特性方程特性表和特性方程通过以上分析可知，主从通过以上分析可知，主从JK触发器只在时钟有效沿触发器只在时钟有效沿时刻工作时刻工作，输出状态的更新遵循输出状态的更新遵循JK触发器逻辑原理。触发器逻辑原理。输入触发信号输入触发信号J、K 为高电平有效方式。为高电平有效方式。根据以上分析，结果列特性表根据以上分析，结果列特性表 5.3.2 。2021/6/712CP QnJ KQn+1说明说明0 1 Qn锁定保持锁定保持0 0Qn保持保持0 10置置“0”1 01置置“1”1 1反态反态表表5.3.2主从主从JK触发器特性表触发器特性表 动作特点和缺陷动作特点和缺陷只在时钟信号每个周期内的有效沿时刻动作只在时钟信号每个周期内的有效沿时刻动作(要么是要么是时钟的上升沿，要么是时钟的下降沿时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能。因此，抗干扰能力有所提高。力有所提高。Qn 2021/6/713 但在置但在置“0”和置和置“1”时，电路的输出状态仍以不时，电路的输出状态仍以不定状态的方式过渡；当输入触发信号均有效时，以反态定状态的方式过渡；当输入触发信号均有效时，以反态形式确定，没有约束条件。形式确定，没有约束条件。5.状态转换图和时序波形图状态转换图和时序波形图主从主从JK触发器的状态转换图和同步触发器的状态转换图和同步JK触发器的相同。触发器的相同。波形图画法如图波形图画法如图5.3.6所示。所示。Q K J CP 图图5.3.6 时序波形图时序波形图2021/6/7146.3.3 主从主从D、T触发器触发器主从主从D、T触发器的电路组成和逻辑符号触发器的电路组成和逻辑符号主从主从D、T触发器电路和逻辑符号如图触发器电路和逻辑符号如图5.3.7和和.8所示所示图图5.3.7 主从主从D、T触发器触发器原理电路原理电路Q Q CP D RD SD Q2 Q2 RD 从从 SD CP2 D2 Q1 Q1 RD 主主 SD CP1 D1 &(a) Q Q CP T RD SD Q2 Q2 RD 从从 SD CP2 T2 Q1 Q1 RD 主主 SD CP1 T1 &(b) 2021/6/715是由两个相同的同步是由两个相同的同步D、T触发器串联组合而成，分触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。钟信号总是反相。工作原理工作原理在在CP=0、1期间，主触发器被时钟信号锁定，从触期间，主触发器被时钟信号锁定，从触发器的输入状态不会改变，则主从发器的输入状态不会改变，则主从D、T触发器的状态不触发器的状态不变。即变。即Qn+1=Qn。图图5.3.8 主从主从D、T触发器的逻辑符号触发器的逻辑符号Q Q D (a) CP Q Q D CP Q Q T (b) CP Q Q T CP 2021/6/716在在CP从从0到到1(上升沿上升沿)时刻，主从时刻，主从D触发器工作主锁触发器工作主锁定不工作仍保持原态不变。即定不工作仍保持原态不变。即Qn+1=Qn。在在CP从从1到到0(下降沿下降沿)时刻，主从时刻，主从D触发器工作。触发器工作。在在CP从从0到到1(上升沿上升沿)时刻，主从时刻，主从T触发器工作。触发器工作。在在CP从从1到到0(下降沿下降沿)时刻，主从时刻，主从T触发器工作主锁触发器工作主锁定不工作仍保持原态不变。即定不工作仍保持原态不变。即Qn+1=Qn。特性表和特性方程特性表和特性方程D、T触发器特性表见表性触发器特性表见表性5.3.2。2021/6/717CPQnDQn+1说明说明0 1Qn锁定保持锁定保持00置置“0”11置置“1” 表表5.3.3 主从主从D触发器特性表触发器特性表 表表5.3.4 主从主从T触发器特性表触发器特性表 CP QnTQn+1说明说明0 1Qn锁定保持锁定保持0Qn保持保持1反态反态Qn+1=TQn+TQn Qn+1=D 动作特点和缺陷动作特点和缺陷只在时钟信号每个周期内的有效沿时刻动作只在时钟信号每个周期内的有效沿时刻动作(要么是要么是时钟的上升沿，要么是时钟的下降沿时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能。因此，抗干扰能力有所提高。力有所提高。 Q n2021/6/718 但在置但在置“0”和置和置“1”时，电路的输出状态仍以不时，电路的输出状态仍以不定状态的方式过渡；当输入触发信号均有效时，以反态定状态的方式过渡；当输入触发信号均有效时，以反态形式确定，没有约束条件。形式确定，没有约束条件。5.状态转换图和时序波形图状态转换图和时序波形图主从主从D、T触发器的状态转换图和同步触发器的状态转换图和同步D、T触发器触发器的相同。波形图画法如图的相同。波形图画法如图5.3.9所示。所示。Q D CP Q T CP 图图5.3.9 主从主从D、T触发器波形图画法触发器波形图画法2021/6/7196.3.4 边沿触发器边沿触发器负边沿负边沿JK触发器触发器电路组成电路组成 负边沿负边沿JK触发器的逻辑电路和逻辑符号如图触发器的逻辑电路和逻辑符号如图5.3.10所示。所示。功能分析功能分析 负边沿负边沿JK触发器电路在工作时，要求其与非门触发器电路在工作时，要求其与非门G3、G4的平均延迟时间的平均延迟时间tpd1 比与或非门比与或非门G1、G2构成的基本构成的基本触发器的平均延迟时间触发器的平均延迟时间tpd2 要长，起延时触发作用。要长，起延时触发作用。 2021/6/720图图 5.3.10 负边沿负边沿 JK 触发器逻辑电路和逻辑符号触发器逻辑电路和逻辑符号 Q J K CP 逻辑符号逻辑符号 J CP K SD RD 1&1& Q Q S R G1 G2 A B & G3 G4 C D CP=1期间，与或非门输出为：期间，与或非门输出为： 所以，触发器状态保持不变。和与非门所以，触发器状态保持不变。和与非门G3、G4的输出无关的输出无关. Qn+1=Qn+JQn=Qn ； Qn+1=Qn+KQn=Qn 。2021/6/721 CP=0期间，门期间，门G3、G4输出为输出为Y4=Y3=1，使与或非门，使与或非门G1、G2构成的基本构成的基本 RS触发器的输入无效，触发器的状态仍保持不变。具触发器的输入无效，触发器的状态仍保持不变。具体计算如下：体计算如下： R=S=Y4=Y3=1。 Qn+1=0+1 Qn=Qn ； Qn+1=0+1 Qn=Qn 。 CP时刻：时刻：CP=1时，触发器输出用时，触发器输出用Q1表示，之后的表示，之后的CP=0时时触发器输出用触发器输出用Q0表示，具体计算如下：表示，具体计算如下： CP时刻：时刻：CP=0时，触发器输出用时，触发器输出用Q0表示，之后的表示，之后的CP=1 时时触发器输出用触发器输出用Q1表示，具体计算如下，可知触发器的输出状态还表示，具体计算如下，可知触发器的输出状态还是不变。是不变。 Q0n+1=0+1 Qn=Qn ； Q0n+1=0+1 Qn=Qn 。 Q1n+1=Qn+1Qn=Qn ； Q1n+1=Qn+1Qn=Qn 。2021/6/722此时，门此时，门G3、G4的输出的输出Y3和和Y4如下。之后，如下。之后，CP=0时，与或时，与或非门中的非门中的A、D与门结果为与门结果为0，同时门，同时门G3、G4被封锁；门被封锁；门G1、G2变为与非门基本变为与非门基本RS触发器，考虑到门电路的传输延迟时间触发器，考虑到门电路的传输延迟时间tpd ，不难得到不难得到JK触发器状态方程。触发器状态方程。 R=Y4=JQn ；S=Y3=KQn 。 Qn+1=S+RQn=JQn+KQnQn=JQn+KQn 。 由上述分析得出，在由上述分析得出，在CP脉冲下降沿时刻，触发器按类同于主脉冲下降沿时刻，触发器按类同于主从从JK触发器逻辑原理工作。故称为负边沿触发器逻辑原理工作。故称为负边沿JK触发器。其状态表、触发器。其状态表、状态图、时序图与主从状态图、时序图与主从JK触发器基本相同。触发器基本相同。 Q1n+1=Qn+1Qn=Qn ； Q1n+1=Qn+1Qn=Qn 。2021/6/723 维持阻塞维持阻塞D触发器触发器 电路组成电路组成 置置 1 维维 持持 线线 置置 0维维持持线线 置置0阻阻塞塞线线置置1阻阻塞塞线线&Q Q G1 G2 CP &G3 G4 D &G5 G6 维持阻塞触发器有维持阻塞触发器有JK、T、D等几种功能，产品较多的是维持等几种功能，产品较多的是维持阻塞阻阻塞阻D触发器。维持阻塞触发器。维持阻塞D触发触发器，原理如图器，原理如图 5.3.11所示。所示。图图5.3.11 维持阻塞维持阻塞D触发器触发器原理电路原理电路 功能分析功能分析 CP=0期间，与门期间，与门 G3、G4 被封锁，锁，输出被封锁，锁，输出G4=G3=1，使与门使与门G1、G2构成的基本构成的基本RS 触发器输入无效，则触发器输入无效，则D触发器的触发器的输出状态保持不变，输出状态保持不变，Qn+1=Qn。2021/6/724 置置 1 维维 持持 线线 置置 0维维持持线线 置置0阻阻塞塞线线置置1阻阻塞塞线线&Q Q G1 G2 CP &G3 G4 D &G5 G6 CP=1期间，若期间，若G3=0，G4 =1 ，则置，则置“0”维持线保证维持线保证G5= 1，置置“1”维持线和置维持线和置“1”阻塞线阻塞线保证保证G6=0，使，使G3=0，G4=1不不 会变化，和输入会变化，和输入D无关，则无关，则D触发触发器输出状态保持不变；若器输出状态保持不变；若G3= 1，G4=0，置，置“0”阻塞线保证阻塞线保证G3 =1，即使，即使G4变为变为“1”，对门，对门G1、G2构成的基本构成的基本RS触发器的输入触发器的输入也无效，则也无效，则D触发器的输出状态保持不变。仍和输入触发器的输出状态保持不变。仍和输入D无关，也确无关，也确保触发器状态不会空翻。保触发器状态不会空翻。CP时刻，时刻，CP=1时与门时与门G3、G4的输出和触发信号的输出和触发信号D无关，无关，且其输出和触发信号且其输出和触发信号D无关，且其输出不会改变与门无关，且其输出不会改变与门G1、G2构成构成2021/6/725的基本的基本 RS 触发器的输出。之后的触发器的输出。之后的CP=0时，与门时，与门G1、G2构成的构成的基本基本RS触发器的输入无效，则触发器的输入无效，则D触发器保持原态。触发器保持原态。 CP时刻，时刻，CP=0 时，置时，置“1”维持线和置维持线和置“0”维持线均反馈维持线均反馈 “1”，使触发信号，使触发信号D输入成功，输入成功，之后之后CP=1时，与门时，与门G3、G4开始开始工作，传输工作，传输D到与门到与门G1、G2构成构成的基本的基本RS触发器的输入端，则触触发器的输入端，则触发器的输出状态才能更新。发器的输出状态才能更新。 触发器输出状态的更新遵循触发器输出状态的更新遵循Qn+1=D。 置置 1 维维 持持 线线 置置 0维维持持线线 置置0阻阻塞塞线线置置1阻阻塞塞线线&Q Q G1 G2 CP &G3 G4 D &G5 G6 2021/6/726该触发器为时钟上升沿有效边缘该触发器为时钟上升沿有效边缘D触发器。其状态表、状态图、触发器。其状态表、状态图、时序图与主从时序图与主从D触发器基本相同。触发器基本相同。 CMOS 边沿触发器边沿触发器 电路组成电路组成 CMOS边沿触发器触发器边沿触发器触发器有有JK、T、D等几种功能，等几种功能， CMOS边沿边沿D触发器原理如图触发器原理如图 5.3.12所示。所示。 图图5.3.12 CMOS边沿边沿D触发器原理电路触发器原理电路CP CP TG11 D TG21CP CP CP CP CP CP TG31Q TG41 Q 功能分析功能分析 CP=0期间，门期间，门TG2、TG3被封锁被封锁呈现高阻态，呈现高阻态，TG3阻断了触发信号阻断了触发信号D2021/6/727的传输，门的传输，门TG1、TG4传输工作，传输工作，TG4与自已的非门构成闭路，使与自已的非门构成闭路，使D触发器输出状态保持不变，即触发器输出状态保持不变，即 Qn+1=Qn。 CP=1期间，门期间，门TG1、TG4被封被封锁呈现高阻态，锁呈现高阻态，TG1阻断了触发信阻断了触发信号号D 的输入，门的输入，门TG2、TG3传输工传输工作，作，TG2与自已的非门构成闭路，与自已的非门构成闭路，使使D触发器输出状态保持不变，即触发器输出状态保持不变，即Qn+1=Qn。CP时刻，时刻，CP=1使使TG1、TG4高阻，阻断触发信号高阻，阻断触发信号D，输出，输出不变，且和不变，且和D无关。之后的无关。之后的CP=0又使又使TG2、TG3高阻，仍阻断触高阻，仍阻断触发信号发信号D，门，门TG4使电路输出状态不变，则使电路输出状态不变，则D触发器仍保持原态。触发器仍保持原态。CP CP TG11 D TG21CP CP CP CP CP CP TG31Q TG41 Q 2021/6/728CP时刻，时刻，CP=0使门使门TG2、TG3呈现高阻态，门呈现高阻态，门TG1、TG4传输工作。门传输工作。门TG3阻断阻断D的传输，的传输，TG4使使D触发器状态保持；之后，触发器状态保持；之后，CP=1使门使门TG1、TG4 呈现高阻态，门呈现高阻态，门TG2、TG3传输工作。传输工作。TG2工作保存工作保存CP=0最后时刻输入的最后时刻输入的D，TG3传输工作，使传输工作，使D触发器输触发器输出状态为：出状态为：Qn+1 =D。该触发器为时钟上升沿有效边缘该触发器为时钟上升沿有效边缘D触发器。其状态表、状态图、触发器。其状态表、状态图、时序图与主从时序图与主从D触发器基本相同。触发器基本相同。【思考题思考题】 1. 边沿触发器和主从触发器在电路结构、逻辑功能和动作特边沿触发器和主从触发器在电路结构、逻辑功能和动作特点上主要有哪些不同点上主要有哪些不同 ? 2. 边沿触发器如何克服空翻和振荡的边沿触发器如何克服空翻和振荡的 ?2021/6/7296.4 触发器逻辑功能的相互转换触发器逻辑功能的相互转换5.5.1 JK触发器转换成触发器转换成 RS、D、T 触发器触发器5.5.2 D 触发器转换成触发器转换成 RS、JK、T触发器触发器5.5.3 T 触发器转换成触发器转换成 RS、JK、D触发器触发器5.5.4 RS触发器转换成触发器转换成 JK、D、T 触发器触发器2021/6/730 转换电路如图转换电路如图5.5.1所示。所示。 图图5.5.1 转换电路转换电路 6.5.1 JK触发器转换成其它触发器触发器转换成其它触发器比较比较JK和和RS、D、T触发器的特性方程，可得：触发器的特性方程，可得： S R &Q Q J CP K D &Q Q J CP K D &Q Q J CP K T &Q Q J CP K T Q Q J CP K J=SQn=D=DQn=T=TQn ；K=SRQn=D=DQn=T=TQn。2021/6/731图图5.5.2 转换电路转换电路 6.5.2 D触发器转换成其它触发器触发器转换成其它触发器比较比较D和和RS、JK、T触发器的特性方程，可得：触发器的特性方程，可得： R S & Q Q CP D &1K J Q Q CP D &1& T Q Q CP D &1&D=S+RQn=SRQn；D=JQn+KQn =JQn KQn；D=TQn +TQn =TQn TQn 2021/6/732图图5.5.3 转换电路转换电路 6.5.3 T触发器转换成其它触发器触发器转换成其它触发器比较比较T和和RS、JK、 D触发器的特性方程，可得：触发器的特性方程，可得： R S & Q Q CP D &1K J Q Q CP D &1& T Q Q CP D &1&T=SQn+SRQn；T=JQn+KQn ；T=DQn+DQn。2021/6/7336.5.4 RS触发器转换成其它触发器触发器转换成其它触发器比较比较RS和和JK、D、T触发器的特性方程，可得：触发器的特性方程，可得： 转换电路如图转换电路如图 5.5.4 所示。所示。 图图5.5.4 转换电路转换电路 J K & Q Q S CP R D & Q Q S CP R D & Q Q S CP R T & Q Q S CP R T Q Q S CP R S=JQn=D=DQn=T =TQn；R=KQn=D=DQn=T =TQn。2021/6/734 6.5 触发器的集成产品和典型应用触发器的集成产品和典型应用6.5.1集成触发器简介集成触发器简介6.5.2触发器典型应用触发器典型应用2021/6/7356.5.1集成触发器简介集成触发器简介 1. 74LS76112为下降沿双为下降沿双JK触发器，触发器，74LS7411为下降沿双为下降沿双D触发器，管脚排列如图触发器，管脚排列如图5.5.1所示。所示。图图5.5.1 74LS112 、74 管脚排列图管脚排列图 VCC 1RD 2RD 2CP 2K 2J 2SD 2Q 1CP 1K 1J 1SD 1Q 1Q 2Q GND 16 9 74LS112 1 8 14 874LS74 1 7VCC 2RD 2D 2CP 2SD 2Q 2Q 1RD 1D 1CP 1SD 1Q 1Q GND 2021/6/736 2. CC4027为下降沿双为下降沿双JK触发器，管脚排列如图触发器，管脚排列如图5.5.2所示。所示。1Q 1Q 1CP 1RD 1K 1J 1SD VSS VDD 2Q 2Q 2CP 2RD 2K 2J 2SD 16 9CC4027 1 801Q nQ n10Q nQn+110Q nQ n01Q n 0 0 0 11 0 1 101111111011111Qn+1J KCPSDRD输输 出出输输 入入图图5.5.2CC4027 管脚排列图管脚排列图表表5.5.1 CC4027 的功能表的功能表 3. 集成触发器产品的主要型号和功能说明见表集成触发器产品的主要型号和功能说明见表5.5.22021/6/737逻辑逻辑功能功能型号型号代码代码 基本功能基本功能型号型号代码代码基本功能基本功能JK触触发器发器70与门输入与门输入,上升沿上升沿,带异带异步步71与或门输入与或门输入,主从主从,带清零带清零76下降沿双下降沿双,带异步带异步72与或门输入与或门输入,主从主从,带异步带异步107下降沿双下降沿双,带清零带清零108下降沿双下降沿双,带预置带预置/公共清零公共清零109上升沿双上升沿双,带异步带异步110与门输入与门输入,主从主从,带异步带异步/数据锁定数据锁定功能功能112下降沿双下降沿双,带异步带异步111双主从双主从,带异步带异步/数据锁定功能数据锁定功能D触触发器发器74上升沿双上升沿双,带异步带异步174上升沿六上升沿六,带公共清零带公共清零175上升沿四上升沿四,带公共清零带公共清零374上升沿八上升沿八D触发器触发器375二位双二位双D锁存器锁存器377上升沿八上升沿八D沿触发器沿触发器表表5.5.2. 集成触发器产品的主要型号和功能集成触发器产品的主要型号和功能2021/6/738型号型号代码代码基本功能基本功能型号型号代码代码基本功能基本功能116四位双锁存器四位双锁存器125四总线缓冲器四总线缓冲器173四位四位D寄存器寄存器244八缓冲八缓冲/驱动驱动/总线接收器总线接收器245把双总线发送把双总线发送/接收器接收器279四四D锁存器锁存器373八八D锁存器锁存器续表续表5.5.2. 集成触发器产品的主要型号和功能集成触发器产品的主要型号和功能2021/6/7396.5.2 触发器典型应用触发器典型应用1 1构成串行加法器构成串行加法器图图 5.5.3 串行加法器原理电路串行加法器原理电路 A i B i CP Q D A i SOB i C i-1 -1 CO S i Z Q Q K J 1&=1=1 A i B i CP Z=AiBiQn Qn+1=AiBi+AiQn+BiQn Si=AiBiCi- -1 Ci=AiBi+AiCi- -1+BiCi- -1 2021/6/7402 2构成节拍发生器构成节拍发生器 J1 Q1K1 W 0 W 1 W 2 W 3 CP 1&11&11&11&1 J2 Q2K2 Q2n+1=Q1nQ2n+Q1nQ2n=Q1n W0=Q2nQ1n W1=Q2nQ1n W2=Q2nQ1n W3=Q2nQ1n图图 5.5.4 Q1n+1=Q2nQ1n+Q2nQ1n =Q2n设触发器的初态为设触发器的初态为”0”，即即Q1n=0，Q2n=0，电路工，电路工作波形如图作波形如图5.5.5所示。所示。W0W1W2W312345 CP 图图5.5.52021/6/741图图5.5.6 单脉冲发生器单脉冲发生器 3 3单脉冲发生器单脉冲发生器 “1” FF2FF1uI “1” 1J Q1 C11K RD uO1J Q2 C11K RD S(a)(b)12345678 uI 9Q2Q1 J2 5.5.频率变换电路频率变换电路 用触发器和门电路可以组成频率变换电路，如分频用触发器和门电路可以组成频率变换电路，如分频电路、倍频电路等，原理电路及工作波形如图电路、倍频电路等，原理电路及工作波形如图5.5.7和图和图5.5.8所示。所示。2021/6/742图图5.5.7 分频电路分频电路 “1” 1T Q C1 RD CP “1” 1J Q C11K RD CP 1D Q C1 RD CP CP 1 2 3 45 67 8 9Q “1” 1R Q C11S RD CP 图图5.5.8 倍频电路倍频电路uIuO1D Q C1 RD =1uI | | tpd uO2021/6/7435 5构成抢答器构成抢答器图图5.5.9 抢答器原理电路抢答器原理电路2021/6/744部分资料从网络收集整理而来，供大家参考，感谢您的关注！