学习必备欢迎下载课题第五章指令系统课型复习课第一教案教学目的1.存储器的分级结构、基本组成和分类2.了解 RAM 和 ROM 的工作原理教学重点难点RAM 和 ROM 的工作原理教学方法讲授、案例教学手段教学过程教学时间复习：存储器（ Memory ）是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。按用途存储器可分为主存储器（内存）和辅助存储器（外存）,也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。1 简介存储器的主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有“ 记忆 ” 功能的设备，它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码“0”和“1”的二进制来表示数据。 记忆元件的两种稳定状态分别表示为“0”和“1”。日常使用的十进制数必须转换成等值的二进制数才能存入存储器中。计算机中处理的各种字符，例如英文字母、运算符号等，也要转换成二进制代码才能存储和操作。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 7 页学习必备欢迎下载存储器：存放程序和数据的器件存储位：存放一个二进制数位的存储单元，是存储器最小的存储单位，或称记忆单元存储字：一个数（n位二进制位）作为一个整体存入或取出时，称存储字存储单元：存放一个存储字的若干个记忆单元组成一个存储单元存储体：大量存储单元的集合组成存储体存储单元地址：存储单元的编号字编址：对存储单元按字编址字节编址：对存储单元按字节编址寻址：由地址寻找数据，从对应地址的存储单元中访存数据。2 构成编辑构成存储器的存储介质，存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。一个存储器包含许多存储单元，每个存储单元可存放一个字节（按字节编址）。每个存储单元的位置都有一个编号，即地址，一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量。假设一个存储器的地址码由20 位二进制数（即5位十六进制数）组成，则可表示2 的 20 次方，即1M 个存储单元地址。每个存储单元存放一个字节，则该存储器的存储容量为1MB 。3 工作原理编辑这里只介绍动态存储器(DRAM) 的工作原理。动态存储器每片只有一条输入数据线，而地址引脚只有8 条。为了形成64K 地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。当要从 DRAM芯片中读出数据时，CPU 首先将行地址加在A0-A7 上，而后送出RAS 锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的 A0-A7 上，再送 CAS 锁存信号， 也是在信号的下降沿将列地址锁存在芯片内部。然后保持 WE=1 ，则在 CAS 有效期间数据输出并保持。当需要把数据写入芯片时，行列地址先后将RAS 和 CAS 锁存在芯片内部，然后，WE 有效，加上要写入的数据，则将该数据写入选中的存贮单元。由于电容不可能长期保持电荷不变，必须定时对动态存储电路的各存储单元执行重读操作，以保持电荷稳定，这个过程称为动态存储器刷新。PC/XT 机中 DRAM的刷新是利用DMA 实现的。首先应用可编程定时器8253 的计数器 1， 每隔 112s产生一次 DMA 请求，该请求加在DMA 控制器的 0 通道上。当DMA 控制器 0 通道的请求得到响应时，DMA 控制器送出到刷新地址信号，对动态存储器执行读操作，每读一次刷新一行。4 功能编辑存储器功能寻址方式 掉电后说明随机存取存储器（RAM ） 读、写 随机寻址 数据丢失只读存储器（ ROM ）读随机寻址 数据不丢失工作前写入数据闪存（ Flash Memory ）读、写 随机寻址 数据不丢失精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 7 页学习必备欢迎下载先进先出存储器（FIFO） 读、写 顺序寻址 数据丢失先进后出存储器（FILO ） 读、写 顺序寻址 数据丢失5 分类编辑按存储介质半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。按存储方式随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。按读写功能只读存储器 (ROM) ：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。各存储器之间的关系随机读写存储器(RAM) ：既能读出又能写入的半导体存储器。按信息保存性存储系统的分级结构非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。按用途根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。用途特点高速缓冲存储器Cache 高速存取指令和数据存取速度快，但存储容量小主存储器内存存放计算机运行期间的大量程序和数据存取速度较快，存储容量不大精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 7 页学习必备欢迎下载外存储器外存存放系统程序和大型数据文件及数据库存储容量大，位成本低6 原理分类编辑按照与 CPU 的接近程度，存储器分为内存储器与外存储器，简称内存与外存。内存储器又常称为主存储器（简称主存），属于主机的组成部分；外存储器又常称为辅助存储器（简称辅存） ，属于外部设备。CPU 不能像访问内存那样，直接访问外存，外存要与CPU 或 I/O 设备进行数据传输，必须通过内存进行。在80386 以上的高档微机中，还配置了高速缓冲存储器（cache） ，这时内存包括主存与高速缓存两部分。对于低档微机，主存即为内存。把存储器分为几个层次主要基于下述原因：1、合理解决速度与成本的矛盾，以得到较高的性能价格比。半导体存储器速度快，但价格高，容量不宜做得很大，因此仅用作与CPU 频繁交流信息的内存储器。磁盘存储器价格较便宜，可以把容量做得很大，但存取速度较慢，因此用作存取次数较少，且需存放大量程序、原始数据（许多程序和数据是暂时不参加运算的）和运行结果的外存储器。计算机在执行某项任务时，仅将与此有关的程序和原始数据从磁盘上调入容量较小的内存，通过CPU 与内存进行高速的数据处理，然后将最终结果通过内存再写入磁盘。这样的配置价格适中，综合存取速度则较快。为解决高速的CPU 与速度相对较慢的主存的矛盾，还可使用高速缓存。它采用速度很快、价格更高的半导体静态存储器，甚至与微处理器做在一起，存放当前使用最频繁的指令和数据。当CPU 从内存中读取指令与数据时，将同时访问高速缓存与主存。如果所需内容在高速缓存中，就能立即获取；如没有，再从主存中读取。高速缓存中的内容是根据实际情况及时更换的。这样，通过增加少量成本即可获得很高的速度。2、使用磁盘作为外存，不仅价格便宜，可以把存储容量做得很大，而且在断电时它所存放的信息也不丢失，可以长久保存，且复制、携带都很方便。9 选用存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型 (易失性或非易失性)以及使用目的(存储代码、 数据或者两者兼有)。另外，在选择过程中,存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。基本原则1内部存储器与外部存储器一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 7 页学习必备欢迎下载外部串行 EEPROM 或闪存来满足系统对非易失性存储器的需求。2引导存储器在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。3配置存储器对于现场可编程门阵列(FPGA ）或片上系统(SoC)，人们使用存储器来存储配置信息。这种存储器必须是非易失性EPROM、EEPROM 或闪存。 大多数情况下， FPGA采用 SPI 接口，但一些较老的器件仍采用FPGA 串行接口。串行EEPROM 或闪存器件最为常用，EPROM 用得较少。4程序存储器所有带处理器的系统都采用程序存储器，但设计工程师必须决定这个存储器是位于处理器内部还是外部。在做出了这个决策之后，设计工程师才能进一步确定存储器的容量和类型。当然有的时候，微控制器既有内部程序存储器也有外部寻址总线，此时设计工程师可以选择使用它们当中的任何一个，或者两者都使用。这就是为什么为某个应用选择最佳存储器的问题，常常由于微控制器的选择变得复杂起来，以及为什么改变存储器的规模也将导致改变微控制器的选择的原因。如果微控制器既利用内部存储器也利用外部存储器，则内部存储器通常被用来存储不常改变的代码，而外部存储器用于存储更新比较频繁的代码和数据。设计工程师也需要考虑存储器是否将被在线重新编程或用新的可编程器件替代。对于需要重编程功能的应用，人们通常选用带有内部闪存的微控制器，但带有内部OTP或 ROM 和外部闪存或EEPROM 的微控制器也满足这个要求。为降低成本，外部闪存可用来存储代码和数据，但在存储数据时必须小心避免意外修改代码。在大多数嵌入式系统中，人们利用闪存存储程序以便在线升级固件。代码稳定的较老的应用系统仍可以使用ROM 和 OTP 存储器，但由于闪存的通用性，越来越多的应用系统正转向闪存。5数据存储器与程序存储器类似，数据存储器可以位于微控制器内部，或者是外部器件，但这两种情况存在一些差别。有时微控制器内部包含SRAM( 易失性 )和 EEPROM( 非易失)两种数据存储器，但有时不包含内部EEPROM ，在这种情况下，当需要存储大量数据时，设计工程师可以选择外部的串行EEPROM 或串行闪存器件。当然，也可以使用并行EEPROM 或闪存，但通常它们只被用作程序存储器。当需要外部高速数据存储器时，通常选择并行SRAM 并使用外部串行EEPROM 器件来满足对非易失性存储器的要求。一些设计还将闪存器件用作程序存储器，但保留一个扇区作为数据存储区。这种方法可以降低成本、空间并提供非易失性数据存储器。针对非易失性存储器要求，串行EEPROM 器件支持I2C、SPI 或微线 (Microwire)通讯总线，而串行闪存通常使用SPI 总线。由于写入速度很快且带有I2C 和 SPI精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 7 页学习必备欢迎下载串行接口， FRAM 在一些系统中得到应用。6易失性和非易失性存储器存储器可分成易失性存储器或者非易失性存储器，前者在断电后将丢失数据，而后者在断电后仍可保持数据。设计工程师有时将易失性存储器与后备电池一起使用，使其表现犹如非易失性器件，但这可能比简单地使用非易失性存储器更加昂贵。然而，对要求存储器容量非常大的系统而言，带有后备电池的DRAM 可能是满足设计要求且性价比很高的一种方法。在有连续能量供给的系统中，易失性或非易失性存储器都可以使用，但必须基于断电的可能性做出最终决策。如果存储器中的信息可以在电力恢复时从另一个信源中恢复出来，则可以使用易失性存储器。选择易失性存储器与电池一起使用的另一个原因是速度。尽管非易失存储器件可以在断电时保持数据，但写入数据(一个字节、页或扇区)的时间较长。7串行存储器和并行存储器在定义了应用系统之后，微控制器的选择是决定选择串行或并行存储器的一个因素。对于较大的应用系统，微控制器通常没有足够大的内部存储器，这时必须使用外部存储器，因为外部寻址总线通常是并行的，外部的程序存储器和数据存储器也将是并行的。较小的应用系统通常使用带有内部存储器但没有外部地址总线的微控制器。如果需要额外的数据存储器，外部串行存储器件是最佳选择。大多数情况下，这个额外的外部数据存储器是非易失性的。根据不同的设计，引导存储器可以是串行也可以是并行的。如果微控制器没有内部存储器，并行的非易失性存储器件对大多数应用系统而言是正确的选择。但对一些高速应用，可以使用外部的非易失性串行存储器件来引导微控制器，并允许主代码存储在内部或外部高速SRAM 中。8EEPROM 与闪存存储器技术的成熟使得RAM 和 ROM 之间的界限变得很模糊，如今有一些类型的存储器 (如 EEPROM 和闪存 )组合了两者的特性。这些器件像RAM 一样进行读写，并像 ROM 一样在断电时保持数据，它们都可电擦除且可编程，但各自有它们优缺点。从软件角度看， 独立的 EEPROM 和闪存器件是类似的，两者主要差别是EEPROM器件可以逐字节地修改，而闪存器件只支持扇区擦除以及对被擦除单元的字、页或扇区进行编程。对闪存的重新编程还需要使用SRAM ，因此它要求更长的时间内有更多的器件在工作，从而需要消耗更多的电池能量。设计工程师也必须确认在修改数据时有足够容量的SRAM 可用。存储器密度是决定选择串行EEPROM 或者闪存的另一个因素。市场上可用的独立串行 EEPROM 器件的容量在128KB 或以下，独立闪存器件的容量在32KB 或以上。如果把多个器件级联在一起，可以用串行EEPROM 实现高于128KB 的容量。 很高的擦除 /写入耐久性要求促使设计工程师选择EEPROM， 因为典型的串行EEPROM可擦除 /写入 100 万次。 闪存一般可擦除/写入 1 万次， 只有少数几种器件能达到10万次。今天，大多数闪存器件的电压范围为2.7V 到 3.6V。如果不要求字节寻址能力或很高的擦除 /写入耐久性，在这个电压范围内的应用系统采用闪存，可以使成本相对较低。9EEPROM 与 FRAM 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 7 页学习必备欢迎下载EEPROM 和 FRAM 的设计参数类似， 但 FRAM 的可读写次数非常高且写入速度较快。然而通常情况下，用户仍会选择EEPROM 而不是 FRAM ，其主要原因是成本(FRAM较为昂贵 )、质量水平和供货情况。设计工程师常常使用成本较低的串行EEPROM，除非耐久性或速度是强制性的系统要求。DRAM 和 SRAM 都是易失性存储器，尽管这两种类型的存储器都可以用作程序存储器和数据存储器，但 SRAM 主要用于数据存储器。DRAM 与 SRAM 之间的主要差别是数据存储的寿命。只要不断电，SRAM 就能保持其数据，但DRAM 只有极短的数据寿命，通常为4 毫秒左右。与 SRAM 相比， DRAM 似乎是毫无用处的，但位于微控制器内部的DRAM 控制器使 DRAM的性能表现与SRAM 一样。 DRAM 控制器在数据消失之前周期性地刷新所存储的数据，所以存储器的内容可以根据需要保持长时间。由于比特成本低，DRAM通常用作程序存储器，所以有庞大存储要求的应用可以从 DRAM 获益。 它的最大缺点是速度慢，但计算机系统使用高速SRAM 作为高速缓冲存储器来弥补DRAM 的速度缺陷。10、云储存和传统存储相比，云存储系统具有如下优势：优异性能支持高并发、带宽饱和利用。云存储系统将控制流和数据流分离，数据访问时多个存储服务器同时对外提供服务，实现高并发访问。自动均衡负载，将不同客户端的访问负载均衡到不同的存储服务器上。系统性能随节点规模的增加呈线性增长。系统的规模越大，云存储系统的优势越明显, 没有性能瓶颈。 高度可靠针对小文件采用多个数据块副本的方式实现冗余可靠，数据在不同的存储节点上具有多个块副本，任意节点发生故障，系统将自动复制数据块副本到新的存储节点上，数据不丢失，实现数据完整可靠；针对大文件采用超安存（S3）编解码算法的方式实现高度可靠，任意同时损坏多个存储节点，数据可通过超安存算法解码自动恢复。该特性可适用于对数据安全级别极高的场合，同时相对于副本冗余的可靠性实现方式大大提高了磁盘空间利用率，不到40%的磁盘冗余即可实现任意同时损坏三个存储节点而不丢失数据。元数据管理节点采用双机镜像热备份的高可用方式容错，其中一台服务器故障，可无缝自动切换到另一台服务器，服务不间断。整个系统无单点故障，硬件故障自动屏蔽。在线伸缩可以在不停止服务的情况下，动态加入新的存储节点，无需任何操作，即可实现系统容量从TB 级向 PB 级平滑扩展；也可以摘下任意节点，系统自动缩小规模而不丢失数据，并自动将再下的节点上的数据备份到其他节点上，保证整个系统数据的冗余数。超大规模支持超大规模集群，理论容量为 1024 1024 1024PB。 简单通用支持POSIX 接口规范，支持 Windows/Linux/Mac OS X，用户当成海量磁盘使用，无需修改应用。同时系统也对外提供专用的API访问接口。智能管理一键式安装，智能化自适应管理，简单方便的监控界面，无需学习即可使用。云存储系统所有管理工作由云存储系统管理监控中心完成，使用人员无需任何专业知识便可以轻松地管理整个系统。通过专业的分布式集群监控子系统对所有节点实行无间断监控，用户通过界面可以清楚地了解到每一个节点的运行情况。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 7 页