第4章 8086/8088的总线与时序 本章要点：本章要点：1、8086/8088的引脚及其功能2、74LS373等常用外围器件的引脚及其功能3、最小组态下的8086/8088CPU系统4、最小组态下的8086/8088CPU第4章 8086/8088的总线与时序4.1 8086/8088 CPU的两种工作组态 4.2 8086/8088的引脚及功能4.3 8086/8088的CPU系统4.4 8086/8088的时序4.1 8086/8088 CPU的两种工作组态 为了适应各种使用场合，在设计8088/8086CPU芯片时，需要考虑能够使它工作在两种组态： 最小组态 最大组态 4.1 8086/8088 CPU的两种工作组态 最小组态：最小组态：就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该组态适用于规模较小的微机应用系统。 4.1 8086/8088 CPU的两种工作组态 最大组态：最大组态：是相对于最小组态而言的，最大组态用在中、大规模的微机应用系统中，在最大组态下，系统中至少包含两个微处理器至少包含两个微处理器，其中一个为主处理器为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器协处理器，它们是协助主处理器工作的。4.1 8086/8088 CPU的两种工作组态 与8088/8086CPU配合工作的协处理器有两类 ：注意：注意：8089又和DMA控制器不同，它可以直接为输入/输出设备服务，使主处理器不再承担这类工作。 数值协处理器8087 8089协处理器4.1 8086/8088 CPU的两种工作组态 8086/8088均为40条引线、双列直插式封装。其中，8086是16位微处理器；8088是准16位微处理器，它对外的数据线是8位的。它们的地址线均是20位的。微处理器的地址线是20位的，那么它的寻址空间有多大？1MB4.2 8086/8088的引脚及功能 这些多功能引线的功能转换分两种情况： 分时复用 按组态来定义引线的功能 图4.1 8086/8088的引线排列4.2 8086/8088的引脚及功能 4.2.1 地址线和数据线4.2.2 控制线与状态线 最小组态下的引线 最大组态下的引线 与组态无关的引线4.2.3 电源和定时线4.2.1地址线和数据线1、AD15AD0：地址/数据线 （输入/输出线）8086内部采用一些多路开关，把低16位地址线和16位数据线分时复用。CPU存储器或I/O端口先给地址再给控制信号传回数据或存入数据4.2.1地址线和数据线2、A19-A16/S6-S3（输出） 在存储器的读/写和I/O操作时这些线又用来输出状态信息：S6：始终为低；S5：为标志寄存器的中断允许标志的状态位；S4和S3用以指示是哪一个段寄存器正在被使用S4 S3所使用的段寄存器 0 0ES 0 1SS 1 0CS 1 1DS返回1、是与8086的组态有关的引线2、是与8086的组态无关的引线 8086处于何种组态由引线MN/ 来规定，若把MN/ 引线接电源（5V），则8086处于最小组态；若把它接地，则8086处于最大组态。 4.2.2 控制线和状态线1、最小组态下的引线（1） ：中断响应信号输出引脚，低电平有效，该引脚是CPU响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。1、最小组态下的引线（2）ALE：地址锁存允许输出信号引脚，高电平有效，CPU通过该引脚向地址锁存器8282/8283发出地址锁存允许信号，把当前地址/数据复用总线上输出的是地址信息，锁存到地址锁存器8282/8283中去。 1、最小组态下的引线（3） ：数据允许输出信号引脚，低电平有效，为总线收发器8286提供一个控制信号，表示CPU当前准备发送或接收一项数据。1、最小组态下的引线（4） ：数据收发控制信号输出引脚，CPU通过该引脚发出控制数据传送方向的控制信号，在使用8286/8287作为数据总线收发器时，信号用以控制数据传送的方向， 高电平时，表示数据由CPU经总线收发器8286/8287输出 低电平时，表示数据由总线收发器8286/8287输入给CPU1、最小组态下的引线（5） ：这是CPU区分进行存储器访问还是I/O访问的输出控制信号。 高电平时，表明CPU要进行存储器的读写操作，低位地址总线上出现的是存储器的地址； 低电平时，表明CPU要进行I/O端口的读写操作，地址总线上出现的是访问I/O端口的地址。1、最小组态下的引线（6） ：写控制信号输出引脚，低电平有效，与配合实现对存储单元、I/O端口所进行的写操作控制。1、最小组态下的引线（7）HOLD：总线保持请求信号输入引脚，高电平有效。这是系统中的其它总线部件向CPU发来的总线请求信号输入引脚。1、最小组态下的引线（8）HLDA：总线保持响应信号输出引脚，高电平有效，表示CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。返回3、与组态无关的引线（1）NMI、INTR：中断请求信号输入引脚，引入中断源向CPU提出的中断请求信号，高电平有效 NMI为非屏蔽中断请求 INTR为可屏蔽中断请求信号3、与组态无关的引线（2） ：读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元，还是读I/O端口，取决于控制信号。3、与组态无关的引线（3）Reset：复位信号输入引脚，高电平有效。8088/8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。3、与组态无关的引线（4）READY：“准备好”状态信号输入引脚，高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。注意：注意：CPU与内存、I/O端口之间在时间上的匹配主要靠“READY”信号。3、与组态无关的引线（5） ：测试信号输入引脚，低电平有效,TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。3、与组态无关的引线（6） ：最小/最大模式设置信号输入引脚，该输入引脚电平的高、低决定了CPU工作在最小模式还是最大模式，该引脚接+5V时，CPU工作于最小模式下该引脚接地时，CPU工作于最大模式下3、与组态无关的引线（7） /S7：高8位数据允许/状态复用信号输出引脚。分时输出有效信号，表示高8为数据线D15D8上的数据有效和S7 状态信号，但S7未定义任何实际意义。利用 信号和AD0信号，可知系统当前的操作类型，具体规定见表4.3所示。3、与组态无关的引线表4.3 和A0的代码组合和对应的操作A0操作所用数据引脚00从偶地址单元开始读/写一个字AD15 AD001从奇地址单元或端口读/写一个字节AD15 AD810从偶地址单元或端口读/写一个字节AD7 AD011无效-01从奇地址开始读/写一个字(在第一个总线周期将低8位数据送到AD15 AD8，下一个周期将高8位数据送到AD7 AD0 )AD15 AD0103、与组态无关的引线 在8088系统中，该引脚为SSO，在最小组态下，用来与 、 一起决定8088芯片当前总线周期的读写操作， 如表4.4所示。、表4.4 、 、 的编码性能100中断响应101读I/O端口110写I/O端口111暂停（Halt）000取指令操作码001读存储器010写存储器011无源返回4.2.3 电源和定时线（1）CLK：时钟信号输入引脚，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为底电平，8088/8088的时钟频率（又称为主频）为4.77MHz，即从该引脚输入的时钟信号的频率为4.77MHz。4.2.3 电源和定时线（2）VCC、GND：电源、接地引脚，8088/8086CPU采用单一的+5V电源，但有两个接地引脚。4.2.4 8086与8088的区别 1、外部引线和存储器组织2、地址/数据复用线3、存储器与I/O接口选通信号外部引线和存储器组织 8086有一条高8位数据总线允许外部引线 ，它可以看作一条附加的地址线，用来访问存储器的高字节，而A0用来访问存储器的低字节。 8086把1MB的存储器分为两个512KB的存储体，分别 由信号和A0信号作为奇地址存储体和偶地址存储体的选通线；奇地址存储体数据线只和高8位数据总线相连 如图4.2所示。 若A00、 0，则一次传送16位D15-D0； 若A00、 1，则一次只传送低8位D7-D0； 若A01、 0，则一次只传送高8位D15-D8。图4.2 而8088的数据线只有8根，就不存在这一要求，因此就不需要引脚了。因此，它的1MB存储器不划分奇偶，A0像A1-A19一样参加地址选通。地址/数据复用线 8086的地址/数据复用线是16位AD15-AD0；而8088仅有AD7-AD0复用，A8-A15仅作为地址线使用。存储器与I/O接口选通信号 8086和8088的存储器与I/O接口选通信号的电平不同：8086为M/ ,即高电平进行存储器操作，低电平进行I/O操作；而8088则反之，为IO/ 。 4.3 8086/8088的CPU系统4.3.1 常用外围器件 74LS373地址锁存器 8286数据收发器 4.3.2最小组态下的8086 CPU系统 4.3.1 常用外围器件 1、74LS373地址锁存器 74LS373为8位地址锁存器，其引脚图如图4.3所示。4.3.1 常用外围器件各引脚功能说明：D7-D0：输入数据端 Q7-Q0：输出数据端 G：输入数据锁存端，为输出数据控制端。 只要 端接高电平，锁存器输出呈高阻态；当G接正脉冲时，可将输入数据D7-D0暂存在锁存器内部； 一旦当 端加低电平信号，暂存数据才反映到输出数据端Q7-Q0上。将端始终接一低电平，保持输出常通。 返回2、8286数据收发器 当数据总线上所接的负载较多时，为保证系统的交流特性，需要在CPU与数据总线之间加接数据收发器以提高数据总线的负载驱动能力。 8286数据收发器是一种具有三态输出的8位双向总线收发器，其引脚安排如图4.4所示。4.3.1 常用外围器件图4.4 8286引脚4.3.1 常用外围器件各引脚功能说明：A0-A7、B0-B7：两个8位双向输入/输出数据线。VCC、GND：电源与地线。T：数据传送方向控制线，控制8286中的数据传送方向。 ：输出允许信号，控制8286何时传送数据。4.3.1 常用外围器件 当8086传送数据时，在它的数据允许引脚上发送一个控制信号给8286的，允许数据传送；同时，在8086的数据发送/接收引脚DT/上发出另一个控制信号给8286的T端，指明数据的传送方向是从CPU流向系统的其余部分还是相反方向。 返回4.3.2 最小组态下的8086 CPU系统 如图4.5所示，是8086在最小模式下的典型配置。4.3.2 最小组态下的8086 CPU系统它具有以下几个方面的特点：（1）MN/ 接+5V，决定了8086在最小组态下工作；（2）有1片8284A作为时钟发生器；（3）有3片8282或74LS373，用来作为地址锁存器；（4）当系统中所连的存储器和外设较多时，需要增加数据总线的驱动能力，这时，要用两片8286/8287作为总线收发器。4.3.2 最小组态下的8086 CPU系统 另外，在IBM PC/XT系统中， 和 、 3个信号经过如图4.6所示的组合得到存储器读信号 、存储器写信号 、I/O读信号 和I/O写信号 。图 4.64.4 8086/8088的时序 4.4.1 指令周期、总线周期和T状态4.4.2 最小组态下8086/8088的时序4.4.1 指令周期、总线周期和T状态 微机系统的工作，必须严格按照一定的时间关系来进行，CPU定时所用的周期有三种： 指令周期 总线周期 时钟周期4.4.1 指令周期、总线周期和T状态1、指令周期 一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所用的时间，称为相应指令的指令周期。注意：指令周期的长度因指令的不同而不同。返回4.4.1 指令周期、总线周期和T状态2、总线周期 把CPU通过总线与内存或I/O端口之间，进行一个字节数据交换所进行的操作，称为一次总线操作，相应于某个总线操作的时间即为总线周期。 不同的指令所要完成的操作，是由一系列的总线操作组合而成的，而总线操作的数量及排列顺序因指令的不同而不同。 返回4.4.1 指令周期、总线周期和T状态3、时钟周期 时钟周期是微机系统工作的最小时间单元，它取决于系统的主频率，系统完成任何操作所需要的时间，均是时钟周期的整数倍。时钟周期又称为T状态。4.4.1 指令周期、总线周期和T状态 时钟周期是基本定时脉冲的两个沿之间的时间间隔，而基本定时脉冲是由外部振荡器产生的，通过CPU的CLK输入端输入，基本定时脉冲的频率，称之为系统的主频率。例如8088CPU的主频率是5MHz，其时钟周期为200ns。一个基本的总线周期由4个T状态组成，分别称为T1-T4，4个状态，在每个T状态下，CPU完成不同的动作。 返回4.4.2 最小组态下8086/8088的时序1、最小组态下的总线读操作图4.7所示是CPU从存储器或外设端口读取数据的时序。总线周期的T1、T2、T3、T4状态的操作如下所述。4.4.2 最小组态下8086/8088的时序（1）T1状态 为了从存储器或I/O端口读出数据，首先要用M/信号指出CPU是从内存还是I/O端口读，所以，M/信号在T1状态成为有效。M/信号的有效电平一直保持到整个总线周期的结束，即T4状态。4.4.2 最小组态下8086/8088的时序 8086的20位地址信号是通过多路复用总线输出的，高4位地址通过地址/状态线A19/S6-A16/S3送出，低16位地址通过地址/数据线AD15-AD0送出。地址信息必须被锁存起来，这样才能在总线周期的其他状态往这些引脚上传输数据和状态信息。为了实现对地址的锁存，CPU便在T1状态从ALE引脚上输出一个正脉冲作为地址锁存信号。在ALE的下降沿到来之前，地址信号 和、M/ 都已经有效，地址锁存器8282就是利用ALE的下降沿对地址信号 、和M/ 信号进行锁存的。4.4.2 最小组态下8086/8088的时序 C信号也在T1状态通过 /S7引脚送出，它用来表示高8位数据总线上的信息可以使用。 信号常常作为奇地址存储体的体选择信号，配合地址信号来实现存储单元的寻址，因为奇地址存储体中的信息总是通过高8位数据线来传输。而偶地址存储体的体选择信号是用最低位地址A0来传输。4.4.2 最小组态下8086/8088的时序 除此之外，当系统中接有数据总线收发器时，要用到DT/ 和 作为控制信号。前者作为对数据传输方向的控制，后者实现数据的选通。为此，在T1状态，DT/ 输出为低电平，表示本总线周期为读周期，即让数据总线收发器接收数据。 本章小结 本章的主要内容为8086/8088的引脚及功能，8086/8088的CPU系统，8086/8088的时序等。为便于学习和掌握前面所学的知识，下面将本章的知识点作了如下归类。