数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.3 组合电路逻辑分析组合电路逻辑分析组合逻辑电路的分析是以给定的数字逻辑硬件电路组合逻辑电路的分析是以给定的数字逻辑硬件电路为起点，通过导出描述该电路的布尔表达式（逻辑表达式）为起点，通过导出描述该电路的布尔表达式（逻辑表达式）、真值表、时序图或其它描述电路工作行为特性的形式来、真值表、时序图或其它描述电路工作行为特性的形式来说明组合数字电路的逻辑功能。说明组合数字电路的逻辑功能。分析组合逻辑电路的目的，分析组合逻辑电路的目的，就是要获取对电路的某种描述形式（真值表，逻辑函数表就是要获取对电路的某种描述形式（真值表，逻辑函数表达式等）达式等）。 组合电路的一般的分析步骤归纳如下：组合电路的一般的分析步骤归纳如下： 确定输入变量（自变量）和输出变量（函数）。确定输入变量（自变量）和输出变量（函数）。确定输出函数关于输入变量的逻辑表达式。确定输出函数关于输入变量的逻辑表达式。 7/25/20241北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路组合电路的一般的分析步骤归纳如下（续）：组合电路的一般的分析步骤归纳如下（续）： 化简变换。化简变换。由函数逻辑表达式列出真值表。由函数逻辑表达式列出真值表。按要求画出给定输入激励波形下的输出波形，说明电路按要求画出给定输入激励波形下的输出波形，说明电路的逻辑功能。的逻辑功能。真值表是分析（也是设计）组合逻辑电路的最基本、真值表是分析（也是设计）组合逻辑电路的最基本、最本质和最有效的工具。最本质和最有效的工具。哪一种组合电路的描述形式有可能会被最方便、最快哪一种组合电路的描述形式有可能会被最方便、最快捷地得到，就先导出哪一种描述形式，然后再根据要求导捷地得到，就先导出哪一种描述形式，然后再根据要求导出其它的电路描述形式。出其它的电路描述形式。7/25/20242北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.114.11】分析分析图示的示的电路。路。按给定按给定激励信号的激励信号的波形画出相波形画出相应的的输出波形。出波形。（1 1）写逻辑表达式写逻辑表达式（2 2）变换变换7/25/20243北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路（3 3）列真值表列真值表（4 4）画波形图画波形图（5 5）说明电路的逻辑功能说明电路的逻辑功能此电路是一个此电路是一个“异或异或”电路。电路。7/25/20244北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.144.14】试确定确定图示示电路路输出函数的最小出函数的最小项之和式。其之和式。其中，中，FA是全加器；是全加器；S1是多路是多路选择器器MUX选择端的最高有效位。端的最高有效位。 写逻辑表达式写逻辑表达式确定输入变量为确定输入变量为A、B、C和和D；输出变量为输出变量为F。7/25/20245北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/20246北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/20247北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/20248北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.154.15】图示示电路是由路是由5 5个半加器个半加器HA0HA4所组成的。所组成的。图中中标有有问号号“？”的的输出端上会出出端上会出现什么什么样的的逻辑函数，用最小函数，用最小项之和式表示。之和式表示。 7/25/20249北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202410北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.4 组合电路逻辑设计组合电路逻辑设计组合电路的逻辑设计（简称组合电路的逻辑设计（简称“设计设计”）是组合电路）是组合电路逻辑分析的逆过程。组合电路的设计有时也叫逻辑分析的逆过程。组合电路的设计有时也叫 “ “组合逻组合逻辑网络的综合辑网络的综合”。 用以实现逻辑函数布尔表达式的硬件电路形式大致用以实现逻辑函数布尔表达式的硬件电路形式大致有如下几类：有如下几类： 小规模数字集成电路，简称小规模数字集成电路，简称SSI。中规模数字集成电路，简称中规模数字集成电路，简称MSI。只读存储器只读存储器ROM。小规模可编程逻辑器件，如：小规模可编程逻辑器件，如：PLA、PAL、GAL等。等。 7/25/202411北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路大规模可编程逻辑器件，目前主要有大规模可编程逻辑器件，目前主要有CPLD（复杂可编复杂可编程逻辑器件）和程逻辑器件）和FPGA（现场可编程门阵列）。现场可编程门阵列）。 7/25/202412北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.4.1用小规模集成电路用小规模集成电路( (SSI) )实现逻辑函数实现逻辑函数1. .用用SSI实现逻辑函数实现逻辑函数实现电路设计的最简标准是：实现电路设计的最简标准是：所用门数最少；每个门所用门数最少；每个门的输入端数最少的输入端数最少。这就是所谓的最小化设计。这就是所谓的最小化设计。 “与或与或”表达式，其中包括表达式，其中包括标准标准“与或与或”式式最小项最小项之和式。最小项之和式是之和式。最小项之和式是“与或与或”表达式的一种特例；表达式的一种特例； “或与或与”表达式，其中包括表达式，其中包括标准标准“或与或与”式式最大项最大项之积式。最大项之积式是之积式。最大项之积式是“或与或与”表达式的一种特例；表达式的一种特例； “与非与非与非与非”表达式；表达式； “或非或非或非或非”表达式；表达式； 7/25/202413北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路“与或非与或非”表达式。表达式。 2. .使用使用SSI时的两个问题时的两个问题(1)(1)输入无反变量输入无反变量7/25/202414北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路把把( (1) )、( (2) )代入代入( (3) )：分别对分别对( (1) )、( (2) )、( (4) )求反求反：不含反变量不含反变量不含反变量不含反变量不含反变量不含反变量7/25/202415北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202416北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路(2)(2)多输出函数的设计多输出函数的设计这个问题在这个问题在2.6.4节节“多输出函数的卡诺图化简法多输出函数的卡诺图化简法”里里已经讲过。已经讲过。7/25/202417北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.4.2用中规模集成电路用中规模集成电路( (MSI) )实现逻辑函数实现逻辑函数用用MSI实现组合电路实现组合电路的最佳标准是：的最佳标准是：所用的所用的MSI组件组件模块最少，连线最少模块最少，连线最少。 用以实现组合逻辑函数的用以实现组合逻辑函数的MSI主要有两种主要有两种“译码器译码器”和和“数据选择器数据选择器”（MUX）。 这两种这两种MSI有一个共同的特点有一个共同的特点它们都具有最小项发它们都具有最小项发生器生器。 7/25/202418北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路1. .用用译码器译码器实现逻辑函数实现逻辑函数一个一个n-2n的译码器具有的译码器具有n个输入端、个输入端、2n个输出端。个输出端。当当n个输入变量个输入变量Xn-1，Xn-2，X1，X0的每一种可能的组合施加于译码的每一种可能的组合施加于译码器的输入端时，译码器有且仅有一个器的输入端时，译码器有且仅有一个输出端的信号是逻辑输出端的信号是逻辑“1”1”，其余输，其余输出端的信号都是逻辑出端的信号都是逻辑“0”0”，即：，即： n-2n译码器是一个输入译码器是一个输入n变量的最小项发生器。变量的最小项发生器。7/25/202419北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路另一方面，任何一个另一方面，任何一个n变量的逻辑函数，都可以写成若干个变量的逻辑函数，都可以写成若干个n变量变量最小项之和。最小项之和。用一个用一个n-2n译码器再辅以适当的逻辑门电路，就可以实现任何一译码器再辅以适当的逻辑门电路，就可以实现任何一个个n变量的逻辑函数。变量的逻辑函数。 因为：因为：所以当所以当n-2n译码器的输出是译码器的输出是高电平有效高电平有效时，用此译码器和一个时，用此译码器和一个“或或”门门就可以实现任意一个就可以实现任意一个n变量的逻辑函数。变量的逻辑函数。 因为：因为：所以当所以当n-2n译码器的输出是译码器的输出是低电平有效低电平有效时，用此译码器和一个时，用此译码器和一个“与与非非”门门就可以实现任意一个就可以实现任意一个n变量的逻辑函数。变量的逻辑函数。 7/25/202420北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路因为：因为：所以当所以当n-2n译码器的输出是译码器的输出是低电平有效低电平有效时，用此译码器和一个时，用此译码器和一个“与与”门门就可以实现任意一个就可以实现任意一个n变量的逻辑函数。变量的逻辑函数。 因为：因为：所以当所以当n-2n译码器的输出是译码器的输出是高电平有效高电平有效时，用此译码器和一个时，用此译码器和一个“或或非非”门门就可以实现任意一个就可以实现任意一个n变量的逻辑函数。变量的逻辑函数。 7/25/202421北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.164.16】用用译码器配合适当的器配合适当的逻辑门实现如下的如下的逻辑函函数：数： 用一个输出为用一个输出为高电平有效高电平有效的的3-8译码器与一个译码器与一个“或或”门门相相配合来实现逻辑函数配合来实现逻辑函数F，即：即： 7/25/202422北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路用一个输出为用一个输出为低电平有效低电平有效的的3-8译码器与一个译码器与一个“与非与非”门门相配合来实现逻辑函数相配合来实现逻辑函数F，即：即：7/25/202423北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路用一个输出为用一个输出为低电平有效低电平有效的的3-8译码器和一个译码器和一个“与与”门门相相配合来实现逻辑函数配合来实现逻辑函数F，即：即： 7/25/202424北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路用一个输出为用一个输出为高电平有效高电平有效的的3-8译码器和一个译码器和一个“或非或非”门门相配合来实现逻辑函数相配合来实现逻辑函数F，即：即： 用译码器实现组合电路时要选择最具有成本效率的电路。用译码器实现组合电路时要选择最具有成本效率的电路。显然上例中后两者最简单、最易实现，成本也最低。显然上例中后两者最简单、最易实现，成本也最低。 7/25/202425北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.174.17】利用一片利用一片74LS154和适当的和适当的逻辑门电路路实现如如下的下的逻辑函数：函数： 解：解：7/25/202426北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202427北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路用一个用一个n-2n译码器和若干个适当的逻辑门电路相配合，译码器和若干个适当的逻辑门电路相配合，可以可以同时实现多个同时实现多个n变量的逻辑函数变量的逻辑函数。7/25/202428北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路2. .用多路选择器（用多路选择器（MUX）实现逻辑函数实现逻辑函数mi是由选择变量是由选择变量Sk-1 Sk-2S1 S0所构所构成的最小项；成的最小项；Di是是2k个数据输入端个数据输入端（取值为（取值为“1”或或“0”）。）。 另一方面，一个具有另一方面，一个具有n个逻辑变量个逻辑变量的函数的函数F，其最小项之和式为：其最小项之和式为： mi是由函数自变量是由函数自变量Xn-1 Xn-2X1 X0所构成的最小项；所构成的最小项；ai是最小项的是最小项的系数（取值为系数（取值为“1”或或“0”）。）。7/25/202429北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路2k-1MUX实际上实际上是一个含有可被是一个含有可被“使使能能”的的k变量的最小项发生器。变量的最小项发生器。比较比较(1)(1)式和式和(2)(2)式式, ,若令若令n = k, ,Si = Xi，Di = ai，则，则(1)(1)式与式与(2)(2)式等效。式等效。 用用MUX的选择变量的选择变量Sk-1 Sk-2S1 S0（选择码）去产生函数的最小项，而选择码）去产生函数的最小项，而用用MUX的数据输入的数据输入Di去去“使能使能”所要所要实现的逻辑函数最小项之和式中所含实现的逻辑函数最小项之和式中所含有的最小项。这就是用有的最小项。这就是用MUX实现逻实现逻辑函数的基本原理。辑函数的基本原理。7/25/202430北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.194.19】用一片用一片7474LSLS151151实现如下的如下的逻辑函数逻辑函数 7/25/202431北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路 n k的情况：的情况：函数最小项的总个数少于函数最小项的总个数少于MUX数据输入端的个数数据输入端的个数。这时，要将多余的这时，要将多余的MUX数据输入端和选择控制变量输入数据输入端和选择控制变量输入端作逻辑上的处理，即：按需要接端作逻辑上的处理，即：按需要接“1”或接或接“0”。 【例例4.204.20】用用74LS15174LS151实现两两变量量X1和和X0的的“异或异或”函数函数F和和“同或同或”函数函数G。 F(X1, X0) = X1 X0G(X1, X0) =X X07/25/202432北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路当当n k的情况：的情况：函数最小项的总个数大于函数最小项的总个数大于MUX数据输入端的个数，数据输入端的个数，即：函数自变量的个数要多于即：函数自变量的个数要多于MUX的选择控制变量的个的选择控制变量的个数。数。这时应该采用这时应该采用变量分离法变量分离法来实现逻辑函数。来实现逻辑函数。所所谓变量分离法，就是从函数的量分离法，就是从函数的n个自个自变量中量中选取取k个个变量量作作为MUX的的选择控制控制变量（接到量（接到选择控制控制输入端上），入端上），而剩下的而剩下的( (n- -k) )个自个自变量叫做量叫做“引入引入变量量”，将，将这些引入些引入变量构成所量构成所谓的的“余函数余函数”fi i，再将再将这些这些 fi i接到接到MUX相相应的的数据数据输入端入端Di上。上。7/25/202435北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.214.21】用用4-1MUX实现逻辑函数逻辑函数F(A,B,C)F(A,B,C)7/25/202436北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.214.21】用用4-1MUX实现逻辑函数逻辑函数F(A,B,C)F(A,B,C)7/25/202437北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路F(A,B,C)在所有自变量的反变量都存在的前提下，在所有自变量的反变量都存在的前提下，一个具有一个具有k个选择输入端的个选择输入端的2k1 MUX，不用附加任何门电路，就可以实现变不用附加任何门电路，就可以实现变量为量为n k+1的逻辑函数的逻辑函数。7/25/202438北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.224.22】试试用此用此4-14-1MUX实现逻辑函数逻辑函数F(A,B,C,D)以以A、B作作为MUX的的选择控制控制变量，量，则余函数余函数为fi(C,D) （i=03）。）。F(A,B,C,D)相相应的余函数的余函数为： f0(C,D)= ；f1(C,D)= ；f2(C,D)= ；f3(C,D)= 7/25/202439北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路以以B、D作作为MUX的的选择控制控制变量，量，则余函数余函数为fi(A,C)（i=03）。）。 F(A,B,C,D)相相应的余函数的余函数为： f0(A, ,C)= ；f1(A, ,C)=0；f2(A, ,C)=1；f3(A, ,C)=C 7/25/202440北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路f0(C,D)= ；f1(C,D)= ；f2(C,D)= ；f3(C,D)= f0(A, ,C)= ；f1(A, ,C)=0；f2(A, ,C)=1；f3(A, ,C)=C 比较两组余函数，显然后一组余函数比前一组余函数更比较两组余函数，显然后一组余函数比前一组余函数更简单。简单。 7/25/202441北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.234.23】续例例4.4.2222。用卡。用卡诺图法确定充当法确定充当MUX选择变量的函数量的函数自自变量，以使得所量，以使得所产生的余函数相生的余函数相对最最为简单。f0(C,D)=f2(C,D)=f1(C,D)=f3(C,D)=f0(A,B)=f2(A,B)=1f1(A,B)=0f3(A,B)=Bf0(A,C)=f2(A,C)=1f1(A,C)=0f3(A,C)=C7/25/202442北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路卡诺圈总数越少、且每个卡诺圈所围的小格越多，则所卡诺圈总数越少、且每个卡诺圈所围的小格越多，则所产生的余函数越简单。产生的余函数越简单。 用用C、D或或B、D作选择变量比用作选择变量比用A、B作选择变量所产生作选择变量所产生的余函数要简单。的余函数要简单。7/25/202443北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.4.3一般设计步骤和设计举例一般设计步骤和设计举例1. .一般设计步骤一般设计步骤逻辑抽象逻辑抽象：确定确定电路路的的输入、入、输出出变量量( (函函数数) )，为每个每个变量的两量的两种状种状态规定定逻辑“1”和和逻辑“0”。列真值表列真值表：按照：按照实际问题的的要求确定要求确定输入、入、输出出变量量间的的逻辑关系，依据关系，依据这种关系，种关系，用用逻辑“1”和和逻辑“0”填写真填写真值表。表。 7/25/202444北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路简化变换简化变换：用代数法：用代数法或或K图法化法化简真真值表表所描述的所描述的逻辑函数，函数，化化简时要充分利用要充分利用“约束条件束条件”。根据要求。根据要求实现逻辑函数的形式函数的形式( (如如SSI、译码器、器、MUX等等) )，把函数的，把函数的逻辑表表达式达式变换成所需要的成所需要的“最最简”形式。形式。 画逻辑图画逻辑图：根据最后得到的：根据最后得到的逻辑函数表达式，画出相函数表达式，画出相应的的逻辑电路路图。 7/25/202445北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路设计一位二一位二进制数全减器。分制数全减器。分别用用SSI的的“与非与非”门，3-8译码器和双器和双4-1MUX实现之。之。 【例例4.264.26】确定输入、输出变量确定输入、输出变量输入入变量量为：“被被减减数数”A，“减减数数”B，“借借位位输入入”（下一位（下一位对本位的借位）本位的借位）Cin。输出函数为：输出函数为：“差差”D，“借位输出借位输出”（本位对上一位的借位）（本位对上一位的借位）Cout。列真值表列真值表根根据据一一位位二二进进制制数数的的减减法法原原则则，列列出出反反应应输输入入、输输出出变变量量逻逻辑辑关关系系的的真真值值表表，如如右右表所示。表所示。 7/25/202446北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.264.26】设计一位二一位二进制数全减器。分制数全减器。分别用用SSI的的“与非与非”门，3-8译码器和双器和双4-1MUX实现之。之。 确定输入、输出变量确定输入、输出变量输入入变量量为：“被被减减数数”A，“减减数数”B，“借借位位输入入”（下一位（下一位对本位的借位）本位的借位）Cin。输出函数为：输出函数为：“差差”D，“借位输出借位输出”（本位对上一位的借位）（本位对上一位的借位）Cout。列真值表列真值表根根据据一一位位二二进进制制数数的的减减法法原原则则，列列出出反反应应输输入入、输输出出变变量量逻逻辑辑关关系系的的真真值值表表，如如右右表所示。表所示。 7/25/202447北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路写出标准表达式写出标准表达式根根据据真真值值表表，写写出出输输出出函函数数D和和Cout的最小项之和式：的最小项之和式： 根根据据输输出出函函数数D和和Cout的的最最小小项项之之和和式式，画画出出用用3-8译译码码器器实实现现的的全全减器逻辑图（减器逻辑图（“C ”是最高有效位）。是最高有效位）。7/25/202448北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路画逻辑图画逻辑图根根据据真真值值表表，写写出出输输出出函函数数D和和Cout的最小项之和式：的最小项之和式： 根根据据输输出出函函数数D和和Cout的的最最小小项项之之和和式式，画画出出用用3-8译译码码器器实实现现的的全全减器逻辑图（减器逻辑图（“C ”是最高有效位）。是最高有效位）。7/25/202449北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路化成相应形式的表达式化成相应形式的表达式根据输出函数根据输出函数D和和Cout的最小项之和式画出的最小项之和式画出K图图如下：如下： 令令B、Cin为为MUX选择变量，即选择变量，即S1S0=BCin，则，则D的余函数为：的余函数为： f0(A)= A；f1(A)= ；f2(A)= ；f3(A)= A 同时同时Cout的余函数为：的余函数为：f0(A)=0；f1(A)= ；f2(A)= ；f3(A)=1 7/25/202450北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路画逻辑图画逻辑图令令B、Cin为为MUX选择变量，即选择变量，即S1S0=BCin，则，则D的余函数为：的余函数为： f0(A)= A；f1(A)= ；f2(A)= ；f3(A)= A 同时同时Cout的余函数为：的余函数为：f0(A)=0；f1(A)= ；f2(A)= ；f3(A)=1 7/25/202451北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路化简化简在在D和和Cout的的K图图上圈组合并如下：上圈组合并如下： 7/25/202452北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路画逻辑图画逻辑图7/25/202453北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路【例例4.294.29】【例例4.294.29】对某某项议案案进行表决，以决定其是否通行表决，以决定其是否通过的方的方式有以下几种：式有以下几种：简单多数即多数即为通通过；三三分之二以上才算通分之二以上才算通过；全体同意方能通全体同意方能通过，即所即所谓的一票否决制。假的一票否决制。假设有有5 5个人个人进行表决，行表决，试设计一个一个逻辑判断判断电路，以路，以实现这三种表三种表决方式。决方式。请选用用较经济的的逻辑部件部件实现此此电路路。确定输入、输出变量确定输入、输出变量输入入变量量：设设定定A、B、C、D、E作作为为输输入入变变量量以以代代表表这这5 5个个人人，变变量取量取“1”表示表示“同意同意”；变量取；变量取“0”表示表示“不同意不同意”。另另加加两两个个输输入入变变量量X1、X0作作为为选选择择3 3种种“通通过过方方式式”的的控控制输入变量。对于变量制输入变量。对于变量X1、X0作如下规定：作如下规定： 7/25/202454北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路列真值表列真值表根根据据对对输输入入变变量量和和输输出出函函数数的的规规定定，按按照照题题意意要要求求，列列出出反反映映输输入入、输输出出变变量量关关系系的的真真值值表表。这这里里是是以以变变量量X1、X0的的取取值值组组合合为为基基准准将将真值表分成真值表分成4 4个部分，以代表不同的表决通过方式。个部分，以代表不同的表决通过方式。 输输出出函函数数：表表决决结结果果用用F表表示示。F = 1，表表示示议议案案“通通过过”；F = 0，表示议案表示议案“被否决被否决”。 X1X0=00，代表代表“简单多数通多数通过”方式；方式；X1X0=01，代表代表“三分之二以上多数通三分之二以上多数通过”方式；方式；X1X0=10，代表代表“全体同意通全体同意通过”方式；方式；X1X0=11，不代表任何方式。不代表任何方式。 7/25/202455北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202456北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202457北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202458北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路写写总表达式总表达式7/25/202459北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路化简表达式化简表达式对表达式的化简，应根据所选用逻辑部件的需要而对表达式的化简，应根据所选用逻辑部件的需要而定。现决定用定。现决定用8-1 MUX配合若干配合若干SSI来实现此逻辑函数来实现此逻辑函数F。因此，要确定三个变量作为因此，要确定三个变量作为8-1 MUX的选择控制变量。为的选择控制变量。为了利用约束项化简逻辑函数，了利用约束项化简逻辑函数，选择选择C、D、E作为作为8-1 MUX的选择控制变量，即令：的选择控制变量，即令：S2S1S0=CDE。 选择选择C、D、E作为作为8-1 MUX的选择控制变量，将使的选择控制变量，将使最后的硬件实现简单、化一。最后的硬件实现简单、化一。于是就有于是就有8 8个以个以X1、X0、A、B为为引入引入变量的余函数：变量的余函数：f0 (X1, X0, A, B), f1 (X1, X0, A, B), f2 (X1, X0, A, B), f3 (X1, X0, A, B),f4 (X1, X0, A, B), f5 (X1, X0, A, B), f6 (X1, X0, A, B), f7 (X1, X0, A, B)。7/25/202460北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202461北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202462北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202463北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202464北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202465北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202466北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202467北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202468北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202469北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202470北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路7/25/202471北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路f0 (X1, X0, A, B)=0；f1 (X1, X0, A, B)= f2 (X1, X0, A, B)= f4 (X1, X0, A, B)7/25/202472北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路f3 (X1, X0, A, B)= f5 (X1, X0, A, B)= f6 (X1, X0, A, B) f7 (X1, X0, A, B)7/25/202473北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路画出逻辑图画出逻辑图f0 (X1, X0, A, B)=0；f1 (X1, X0, A, B) = f2 = f4f3 (X1, X0, A, B) = f5 = f6 f7 (X1, X0, A, B)整个整个逻辑电路所用到的路所用到的集成集成电路路芯片如下：芯片如下：“四四2 2输入或非入或非门”7474LS02一片一片( (SSI) );“四四2 2输入与入与门”7474LS08两片两片( (SSI) )；“四四2 2输入或入或门”74LS32一片一片( (SSI) )；“8-1 8-1 MUX”74LS151一片一片( (MSI) )。7/25/202474北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路作业作业2：4-15的的( (a) )、( (b) )，4-16，4-19，4-21，4-22的的( (1) )，4-24的的( (1) )、( (2) )，4-377/25/202475北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.5 组合逻辑电路中的竞争与冒险现象组合逻辑电路中的竞争与冒险现象4.5.1竞争与冒险现象及其成因竞争与冒险现象及其成因7/25/202476北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路这种由于种由于输入信号沿不同路径入信号沿不同路径传输，而后到达，而后到达电路中某路中某一会合点的一会合点的时间先后不一的先后不一的现象被称象被称为竞争争。 ，当，当 A = B = 1时，时，这种由于种由于竞争而争而导致致逻辑电路瞬路瞬时出出现错误输出出（“毛毛刺刺”）的的现象被称象被称为冒冒险。7/25/202477北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.5.2冒险现象的类型及识别冒险现象的类型及识别竞争是经常发生的，但不一定都会产生竞争是经常发生的，但不一定都会产生“毛刺毛刺”。但。但是一旦出现是一旦出现“毛刺毛刺”，就有可能对负载电路发生影响。，就有可能对负载电路发生影响。 （1 1）代数判别法）代数判别法一个变量若以原、反变量出现在逻辑函数中，则认为该变量是一个变量若以原、反变量出现在逻辑函数中，则认为该变量是具有竞争条件的变量具有竞争条件的变量。当令函数表达式中其他变量为当令函数表达式中其他变量为1或或0时，函数值出现某个变量的原时，函数值出现某个变量的原变量和反变量相变量和反变量相“或或”的情形的情形，例如：例如：Y = C + C = 1，则则在变量在变量C发生变化时会产生发生变化时会产生负尖峰脉冲负尖峰脉冲的冒险现象，称其为的冒险现象，称其为“0”型冒险型冒险。当令函数表达式中其他变量为当令函数表达式中其他变量为1或或0时，函数值出现某个变量的原时，函数值出现某个变量的原变量和反变量相变量和反变量相“与与”的情形的情形，例如：例如：Y = C C = 0，则在变量，则在变量C发发生变化时会产生生变化时会产生正尖峰脉冲正尖峰脉冲的冒险现象，称其为的冒险现象，称其为“1”型冒险型冒险。 7/25/202478北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路，A、C具有竞争条件。具有竞争条件。令令B = 1，C = 0，无论无论A、B是是何种取值组合，何种取值组合，C 变量始终不会产生冒险现象。变量始终不会产生冒险现象。所以变量所以变量A将产生将产生负尖峰脉冲（负尖峰脉冲（“0”型）的冒险现象型）的冒险现象，7/25/202479北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路（2 2）卡诺图判别法）卡诺图判别法在卡诺图中，如果两个卡诺圈相切，并且相切处又未被其他卡在卡诺图中，如果两个卡诺圈相切，并且相切处又未被其他卡诺圈包围，则有可能发生冒险现象诺圈包围，则有可能发生冒险现象。 两个卡诺圈相切。两个卡诺圈相切。在在B=1、C=0时有时有Y=A+A，当，当A发生发生变化时就有可能发生冒险现象。变化时就有可能发生冒险现象。 （3 3）计算机辅助分析法）计算机辅助分析法（4 4）实验判别法）实验判别法7/25/202480北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路4.5.3冒险现象的排除冒险现象的排除（1 1）接入滤波电路）接入滤波电路用用一个一个积分分电路，把路，把“毛刺毛刺”的幅度削弱至的幅度削弱至逻辑门的的阈值电压之下。之下。 应选择合适的合适的R、C参数，参数，一般一般由由实验来确定。来确定。 7/25/202481北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路（2 2）引入选通信号）引入选通信号注意：注意：输出函数出函数Y 只有在只有在选通信号通信号为高高电平平期期间有效有效。 7/25/202482北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路（3 3）增加冗余项）增加冗余项当当A=1、B=1时有时有Y=C+C=1，所以所以C发生变化时就有可能发生冒险现象。发生变化时就有可能发生冒险现象。 为消除冒险现象，增加冗余项当为消除冒险现象，增加冗余项当AB。此时函数为：此时函数为：在增加了冗余在增加了冗余项AB后，当后，当A=1、B=1时，无论时，无论C如何变化，输出始如何变化，输出始终保持终保持Y=1 ，即已消除了即已消除了逻辑冒冒险。本是添加项定理。本是添加项定理。7/25/202483北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第4章章 组合逻辑电路组合逻辑电路作业作业3：4-42，4-437/25/202484北京理工大学 信息科学学院