第四章第四章 组合逻辑电路组合逻辑电路本章重点本章重点:组合逻辑电路在电路结构和逻辑功能组合逻辑电路在电路结构和逻辑功能上的特点上的特点组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法常用中规模集成组合电路器件的应用常用中规模集成组合电路器件的应用竞争冒险现象及其成因，消除竞争竞争冒险现象及其成因，消除竞争冒险现象的方法冒险现象的方法4.1 4.1 概述概述按结构和工作原理不同，数字电路可分为按结构和工作原理不同，数字电路可分为两大类：两大类：组合逻辑电路组合逻辑电路和和时序逻辑电路时序逻辑电路。组合逻辑电路的特点：组合逻辑电路是数组合逻辑电路的特点：组合逻辑电路是数字电路中最简单的一类逻辑电路，其特点字电路中最简单的一类逻辑电路，其特点是功能上无记忆，电路中不包含存储单元，是功能上无记忆，电路中不包含存储单元，结构上无反馈。结构上无反馈。即电路任一时刻的输出状即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而态只决定于该时刻各输入状态的组合，而与电路的原状态无关。与电路的原状态无关。4.2 4.2 组合逻辑电路的分析方法组合逻辑电路的分析方法 和设计方法和设计方法4.2.1组合逻辑电路分析方法组组合合逻逻辑辑电电路路的的分分析析通通常常采采用用代代数数法法，一一般般按按照照以以下下步步骤进行：骤进行：(1) 根根据据给给定定组组合合逻逻辑辑电电路路的的逻逻辑辑图图，从从输输入入端端开开始始，逐级推导出输出端的逻辑函数表达式；逐级推导出输出端的逻辑函数表达式；(2) 由输出函数表达式，列出它的真值表；由输出函数表达式，列出它的真值表；(3) 从从逻逻辑辑函函数数表表达达式式或或真真值值表表，概概括括出出给给定定组组合合逻逻辑辑电路的逻辑功能。电路的逻辑功能。分分析析：根根据据给给定定的的逻逻辑辑电电路路图图，归归纳纳出出该该逻逻辑辑电电路路的的逻辑功能。逻辑功能。例：例：例：例：4.2.14.2.1Y Y2 2=DC+DBA Y=DC+DBA Y1 1=DCB+DCB+DCA Y=DCB+DCB+DCA Y0 0=DC+DB=DC+DB输入输入输出输出D DC CB BA AY2Y2Y1Y1Y0Y00 00 00 00 00 00 01 10 00 00 01 10 00 01 10 00 01 10 00 00 01 10 00 01 11 10 00 01 10 01 10 00 00 00 01 10 01 10 01 10 00 01 10 01 11 10 00 01 10 00 01 11 11 10 01 10 01 10 00 00 00 01 10 01 10 00 01 10 01 10 01 10 01 10 00 01 10 01 10 01 11 11 10 00 01 11 10 00 01 10 00 01 11 10 01 11 10 00 01 11 11 10 01 10 00 01 11 11 11 11 10 00 0当当DCBADCBA表示的二进制数小于或等表示的二进制数小于或等于于5 5时时Y Y0 0为为1 1，当在，当在6 6和和1010之间时之间时Y Y1 1为为1 1，而当这个二进制数大于或等，而当这个二进制数大于或等于于1111时时Y Y2 2为为1 1。因此，这个逻辑电路可以用来判因此，这个逻辑电路可以用来判别输入的别输入的4 4位二进制数数值的范围。位二进制数数值的范围。输入输入输出输出A AB BC CD DY Y0 00 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 10 00 01 10 00 01 10 01 10 01 10 00 01 11 10 00 00 01 11 11 10 01 10 00 00 00 01 10 00 01 10 01 10 01 10 01 11 10 01 11 11 11 11 10 00 01 11 11 10 01 10 01 11 11 10 01 11 11 11 11 10 0输入输入输出输出 D DC CB BA AY Y0 00 00 00 00 01 10 00 00 00 00 01 10 00 00 01 11 10 00 00 00 00 01 10 01 12 21 10 01 10 00 00 01 11 10 00 01 11 11 10 00 00 00 00 01 10 01 10 00 01 10 00 01 10 01 11 15 51 11 10 01 11 111110 00 01 11 11 13 31 10 01 11 10 00 01 11 11 11 17 71 11 11 11 10 0输入输入输出输出A AB BC CY Y0 00 00 00 00 00 01 11 10 01 10 01 10 01 11 10 01 10 00 01 11 10 01 10 01 11 10 00 01 11 11 11 1判奇电路判奇电路判奇电路判奇电路输入输入输出输出A AB BC CY Y1 1Y Y2 20 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 1Y Y Y Y1 1 1 1：判奇电路：判奇电路：判奇电路：判奇电路Y Y Y Y2 2 2 2：两个或两个以上：两个或两个以上：两个或两个以上：两个或两个以上个个个个1 1 1 1，输出为，输出为，输出为，输出为1 1 1 1一位全加器：一位全加器：一位全加器：一位全加器：Y Y Y Y1 1 1 1为和，为和，为和，为和，Y Y Y Y2 2 2 2为进位。为进位。为进位。为进位。输入输入输出输出A AB BC CY Y1 1Y Y2 20 00 00 00 00 00 00 01 11 11 10 01 10 01 11 10 01 11 10 01 11 10 00 01 10 01 10 01 10 00 01 11 10 00 00 01 11 11 11 11 1全减器：全减器：全减器：全减器：A A A A被减数，被减数，被减数，被减数，B B B B减数，减数，减数，减数，C C C C低位借位低位借位低位借位低位借位Y Y Y Y1 1 1 1差，差，差，差，Y Y Y Y2 2 2 2向高位借位向高位借位向高位借位向高位借位&ABF分析下图所示的组合逻辑电路分析下图所示的组合逻辑电路解解第第一一步步：根根据据与与非非门门的的逻逻辑辑关关系，写出各输出端表达式。系，写出各输出端表达式。011101110000FBA 真值表第二步：列真值表。第二步：列真值表。第三步：归纳逻辑功能。第三步：归纳逻辑功能。该电路为该电路为异或异或逻辑电路。逻辑电路。4.2.2 组合逻辑电路的设计方法考虑问题：考虑问题：1 1、所用逻辑器件数目最少，器件的、所用逻辑器件数目最少，器件的种类最少，而且器件之间的连线也最种类最少，而且器件之间的连线也最少。（少。（“最小化最小化”电路）电路）2 2、满足速度，级数最少，以减少门、满足速度，级数最少，以减少门电路的延迟。电路的延迟。3 3、功耗小，工作稳定可靠。、功耗小，工作稳定可靠。一、逻辑抽象一、逻辑抽象分析因果关系，确定输入分析因果关系，确定输入/输出变量输出变量定义逻辑状态的含意（赋值）定义逻辑状态的含意（赋值）列出真值表列出真值表二、写出函数式二、写出函数式三、选定器件类型三、选定器件类型四、根据所选器件：对逻辑式化简（用门）四、根据所选器件：对逻辑式化简（用门） 变换（用变换（用MSI） 或进行相应的描述（或进行相应的描述（PLD）五、画出逻辑电路图五、画出逻辑电路图 六、工艺设计六、工艺设计例：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：ABC三人同意为1，不同意为0，Y通过为1，不通过为0 (1)根据设计要求建立该逻辑函数的真值表A A B B C CY Y0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 10 00 00 01 10 01 11 11 1(2) 由真值表写出逻辑表达式：(3) 化简（用卡诺图）：(4) 画出逻辑图画出逻辑图 （图（图a）如果要求用与非门实现该逻辑电路，就应将表如果要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式：达式转换成与非与非表达式：逻辑图为图逻辑图为图b所示。所示。图a图b三条生产线：三条生产线：三条生产线：三条生产线：1 1 1 1号线号线号线号线10kw10kw10kw10kw， 2 2 2 2号线号线号线号线20kw20kw20kw20kw， 3 3 3 3号线号线号线号线30kw30kw30kw30kw，由由由由2 2 2 2台发电机提供，台发电机提供，台发电机提供，台发电机提供，1 1 1 1号机号机号机号机20kw20kw20kw20kw，2 2 2 2号机号机号机号机40kw40kw40kw40kw。1-31-31-31-3号线，运行为号线，运行为号线，运行为号线，运行为1 1 1 1，停止为，停止为，停止为，停止为0 0 0 01 1 1 1、2 2 2 2号电机，开机为号电机，开机为号电机，开机为号电机，开机为1 1 1 1，停机为，停机为，停机为，停机为0 0 0 0输入输入输出输出A 10kwA 10kwB 20kwB 20kwC 30kwC 30kwY Y1 1 20kw 20kwY Y2 2 40kw 40kw0 00 00 00 00 00 00 01 10 01 10 01 10 01 10 00 01 11 11 11 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 1Y Y Y Y1 1 1 1=BC+A=BC+A=BC+A=BC+AB+ABB+ABB+ABB+ABC C C CY Y Y Y2 2 2 2=C+AB=C+AB=C+AB=C+AB设计举例：设计一个监视交通信号灯状态的逻辑电路设计一个监视交通信号灯状态的逻辑电路如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ设计举例：1. 抽象输入变量:红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2. 写出逻辑表达式输入变量输出RAGZ00010010010001111000101111011111设计举例：设计举例：3. 选用小规模SSI器件4. 化简5. 画出逻辑图Z=(RAG+RAG+RAG)Z=(RAG+RAG+RAG)4.3 4.3 若干常用组合逻辑电路若干常用组合逻辑电路4.3.1 4.3.1 编码器编码器编编码码：就就是是在在选选定定的的一一系系列列二二进进制制数数码码中中，赋赋予予每每个个二二进进制制数数码码以以某某一一固固定定含含义义。能能完完成成编编码码功功能能的的电路称为编码器。电路称为编码器。在电子设备中将字符变换成二进制数，叫做字符编码。在电子设备中将字符变换成二进制数，叫做字符编码。用二进制数码表示十进制数，叫做二十进制编码。用二进制数码表示十进制数，叫做二十进制编码。一、普通编码器一、普通编码器1 1、二进制普通编码器、二进制普通编码器根根据据编编码码的的概概念念，编编码码器器的的输输入入端端子子数数N N和和输输出出端端子子数数n n应该满足关系式：应该满足关系式：N N22n n。I/YI/Y编码器通用逻辑符号2 2 2 2n n n n位位位位n n n n位位位位特点：任何时刻只允许输入一个编码信号。特点：任何时刻只允许输入一个编码信号。3 3位二进制编码器有位二进制编码器有8 8个输入端，个输入端，3 3个输出端，所以常称个输出端，所以常称为为8 8线线3 3线编码器线编码器输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 00 00 01 10 00 01 10 01 10 00 00 00 00 00 01 10 01 11 10 00 00 00 00 00 00 00 01 11 11 11 1利用无关项化简，得：利用无关项化简，得：2 2、二、二十进制（十进制（BCDBCD）普通编码器）普通编码器I/YI/Y10101010位位位位4 4 4 4位位位位用用用用4 4 4 4位二进制代码对应位二进制代码对应位二进制代码对应位二进制代码对应10101010个输入变量个输入变量个输入变量个输入变量输入输入输出输出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7I I8 8I I9 9Y Y3 3Y Y2 2Y Y1 1Y Y0 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 00 00 00 01 11 10 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 00 01 10 00 00 00 00 01 10 01 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 00 00 00 00 00 01 10 00 00 01 11 11 10 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00 00 00 00 00 00 00 01 11 10 00 01 1Y Y Y Y3 3 3 3=I=I=I=I8 8 8 8+I+I+I+I9 9 9 9Y Y Y Y2 2 2 2=I=I=I=I4 4 4 4+I+I+I+I5 5 5 5+I+I+I+I6 6 6 6+I+I+I+I7 7 7 7Y Y Y Y1 1 1 1=I=I=I=I2 2 2 2+I+I+I+I3 3 3 3+I+I+I+I6 6 6 6+I+I+I+I7 7 7 7Y Y Y Y0 0 0 0=I=I=I=I1 1 1 1+I+I+I+I3 3 3 3+I+I+I+I5 5 5 5+I+I+I+I7 7 7 7二、优先编码器二、优先编码器特点：允许同时输入两特点：允许同时输入两个以上的编码信号，但个以上的编码信号，但只对其中优先权最高的只对其中优先权最高的一个进行编码。一个进行编码。例：例：8 8线线-3-3线优先编码器线优先编码器（设（设I I7 7优先权最高优先权最高I I0 0优先权最低）优先权最低）输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 0X XX XX XX XX XX XX X1 11 11 11 1X XX XX XX XX XX X1 10 01 11 10 0X XX XX XX XX X1 10 00 01 10 01 1X XX XX XX X1 10 00 00 01 10 00 0X XX XX X1 10 00 00 00 00 01 11 1X XX X1 10 00 00 00 00 00 01 10 0X X1 10 00 00 00 00 00 00 00 01 11 10 00 00 00 00 00 00 00 00 00 01 1、二进制优先编码器、二进制优先编码器同理：同理：Y Y1 1=I=I7 7+I+I6 6+I+I3 3I I4 4I I5 5+I+I2 2I I4 4I I5 5Y Y0 0=I=I7 7+I+I5 5I I6 6+I+I3 3I I4 4I I6 6+I+I1 1I I2 2I I4 4I I6 68 8线线-3-3线优先编码器线优先编码器输入：高电平有效输入：高电平有效输出：输出原码输出：输出原码8-38-3线优先编码器线优先编码器7414874148输入低电平有效输入低电平有效输出输出反码反码8-38-3线优先编码器线优先编码器7414874148选通信号选通信号S SS S=1=1时输出全为时输出全为1 1编码器不工作编码器不工作S S=0=0时编码器工作时编码器工作8-38-3线优先编码器线优先编码器7414874148选通输出端选通输出端YS：扩展端扩展端YEX ：为0时，电路工作无编码输入为0时，电路工作有编码输入输 入输 出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110状态11不工作01工作，但无输入10工作，且有输入00不可能出现附加输出信号的状态及含意由两片由两片7414874148组成的组成的16-416-4线编码器线编码器电路扩展应该考虑的问题：电路扩展应该考虑的问题：1 1、输入信号连接、输入信号连接2 2、级联问题（芯片工作优先级）、级联问题（芯片工作优先级）3 3、输出信号的连接、输出信号的连接1 1、输入：、输入： 的优先权最高的优先权最高2 2、级联：第一片为高优先权、级联：第一片为高优先权只有只有(1)(1)无编码输入时，无编码输入时，(2)(2)才允许工作才允许工作3 3、输出：第、输出：第(1)(1)片片 时表示对时表示对 的编码，反之对的编码，反之对编码编码若低若低3 3位输出高电平有效应是两片的输出的位输出高电平有效应是两片的输出的“与非与非”编码编码Z Z3 3Z Z2 2Z Z1 1Z Z0 0YYEX1EX1AA0 00 00 00 00 01 1AA7 70 01 11 11 11 1AA8 81 10 00 00 00 0AA15151 11 11 11 10 02 2、二、二- -十进制优先编码器十进制优先编码器二十进制优先编码器二十进制优先编码器二十进制优先编码器二十进制优先编码器74147741477414774147无无扩扩展展端端，不不能能级级联联输入输入输出输出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7I I8 8I I9 9Y Y3 3Y Y2 2Y Y1 1Y Y0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 01 11 10 00 01 10 01 11 11 10 01 11 11 10 00 00 00 01 11 11 11 10 00 01 10 01 11 11 11 11 10 01 10 00 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 10 00 00 01 11 11 11 11 11 11 11 11 10 01 10 01 11 11 11 11 11 11 11 11 11 11 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1YYYY3 3 3 3= = = =（I I I I8 8 8 8+I+I+I+I9 9 9 9）YYYY2 2 2 2= = = =（I I I I7 7 7 7IIII8 8 8 8IIII9 9 9 9+I+I+I+I6 6 6 6IIII8 8 8 8IIII9 9 9 9+I+I+I+I5 5 5 5IIII8 8 8 8IIII9 9 9 9+I+I+I+I4 4 4 4IIII8 8 8 8IIII9 9 9 9）YYYY1 1 1 1= = = =（I I I I7 7 7 7IIII8 8 8 8IIII9 9 9 9+I+I+I+I6 6 6 6IIII8 8 8 8IIII9 9 9 9+I+I+I+I3 3 3 3IIII4 4 4 4IIII5 5 5 5IIII8 8 8 8IIII9 9 9 9+I+I+I+I2 2 2 2IIII4 4 4 4IIII5 5 5 5IIII8 8 8 8IIII9 9 9 9）YYYY0 0 0 0= = = =（I I I I9 9 9 9+ + + + I I I I7 7 7 7IIII8 8 8 8IIII9 9 9 9+I+I+I+I5 5 5 5IIII6 6 6 6IIII8 8 8 8IIII9 9 9 9+I+I+I+I3 3 3 3IIII4 4 4 4IIII6 6 6 6IIII8 8 8 8IIII9 9 9 9+I+I+I+I1 1 1 1IIII2 2 2 2IIII4 4 4 4IIII6 6 6 6IIII8 8 8 8IIII9 9 9 9）4.3.2 译码器译码器译码器功能是将输入代码转换成特定的输出信号。译码器功能是将输入代码转换成特定的输出信号。译码是编码的反操作。译码是编码的反操作。假设译码器有假设译码器有n n个输入信号和个输入信号和N N个输出信号，个输出信号，如果如果N=2N=2n n ，就称为全译码器，常见的全译码器有，就称为全译码器，常见的全译码器有2 2线线-4-4线译码器、线译码器、3 3线线-8-8线译码器、线译码器、4 4线线-16-16线译码器等。线译码器等。如果如果N N2 2n n ，称为部分译码器，如二一十进制译码器，称为部分译码器，如二一十进制译码器（也称作（也称作4 4线线-10-10线译码器）等。线译码器）等。常用的有：二进制译码器，常用的有：二进制译码器， 二二- -十进制译码器，十进制译码器， 显示译码器等显示译码器等一、二进制译码器A AB BY Y0 0Y Y1 1Y Y2 2Y Y3 30 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 01 10 01 11 10 00 00 01 1Y Y0 0=A=AB B=m=m0 0Y Y1 1=A=AB= mB= m1 1Y Y2 2=AB=AB= m= m2 2Y Y3 3=AB= m=AB= m3 32 2线线-4-4线译码器线译码器输出高电平有效输出高电平有效A AB BYY0 0YY1 1YY2 2YY3 30 00 00 01 11 11 10 01 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 0Y Y0 0=(A=(AB B) )=m=m0 0Y Y1 1=(A=(AB)B)= m= m1 1Y Y2 2=(AB=(AB) )= m= m2 2Y Y3 3=(AB)=(AB)= m= m3 3输出低电平有效输出低电平有效3线线-8线译码器线译码器输输 入入输输 出出A A2 2A A1 1A A0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 00 0用二极管与门阵列组成的3线8线译码器集成译码器实例：74138低电平输出附加控制端74138的功能表：输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111174138的应用 译码器的扩展用两片74138构成4-16线译码器当D3=0时，(1)工作(2)禁止，00000111经(1)片译码当D3=1时，(1)禁止(2)工作，10001111经(2)片译码3 3线线-8-8线译码器的应用：线译码器的应用：1 1、实现逻辑函数、实现逻辑函数2 2、带使能端的译码器可作为数据分配器、带使能端的译码器可作为数据分配器3 3、实现存储系统的地址译码、实现存储系统的地址译码4 4、和计数器一起构成顺序脉冲发生器、和计数器一起构成顺序脉冲发生器用译码器设计组合逻辑电路用译码器设计组合逻辑电路1. 基本原理3位二进制译码器给出3变量的全部最小项;。n位二进制译码器给出n变量的全部最小项;任意函数将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数一般步骤：一般步骤：1 1、写出最小项之和的形式，、写出最小项之和的形式， 并变换为与非并变换为与非- -与非式与非式2 2、画出用二进制译码器和与非门、画出用二进制译码器和与非门 实现此函数的接线图实现此函数的接线图利用利用74138设计一个多输出的组合逻辑电路，输出逻设计一个多输出的组合逻辑电路，输出逻辑函数式为：辑函数式为：构成数据分配器数据分配器：将一路输入数据根据地址选择码分数据分配器：将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。配给多路数据输出中的某一路输出。例例: 用译码器设计一个用译码器设计一个“1线线-8线线”数据分配器数据分配器解：把解：把 作为数据输入端，同时令作为数据输入端，同时令S1=1 , 而将而将A2A1A0作为地址输入端，则作为地址输入端，则 送来的送来的数据只能通过由数据只能通过由A2A1A0所指定的一根输出线送所指定的一根输出线送出去。出去。二、二二、二十进制译码器十进制译码器将输入BCD码的10个代码译成10个高、低电平的输出信号BCD码以外的伪码，输出均无低电平信号产生 例：7442A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011111111110111000111111110110011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111无效输入状态（伪码）无效输入状态（伪码）三、显示译码器三、显示译码器1、七段字符显示器：功功能能：将将输输入入的的二二十十进进制制代代码码转转换换成成十十进进制数码对应各段的驱动信号。制数码对应各段的驱动信号。半导体数码管（半导体数码管（ LED）优点优点是工作电压较低（是工作电压较低（1.53V）、体积小、寿命）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。长、亮度高、响应速度快、工作可靠性高。缺点缺点是工作电流大，每个字段的工作电流约为是工作电流大，每个字段的工作电流约为10mA左右。左右。液晶显示器（液晶显示器（LCD）优点优点是功耗极小，工作电压很低。是功耗极小，工作电压很低。缺点缺点是本身不会发光，亮度差，响应速度慢。是本身不会发光，亮度差，响应速度慢。七段显示译码器七段显示译码器7448是一种与共阴极数字显示是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入器配合使用的集成译码器，它的功能是将输入的的4位二进制代码转换成显示器所需要的七个段位二进制代码转换成显示器所需要的七个段信号信号ag。 2. BCD2. BCD七段字符显示译码器七段字符显示译码器七段字符显示译码器七段字符显示译码器（代码转换器）（代码转换器）（代码转换器）（代码转换器）7448 7448 输输 入入输输 出出数字数字A3A2A1 A0YaYbYc YdYeYfYg字形字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表 卡诺图BCD七段七段显示译码器显示译码器7448的逻辑图的逻辑图7448的附加控制信号的附加控制信号：（：（1）灯测试输入 当 时，G4G5G6G7输出同时为高电平，A10A11A12 为0，与输入A0A1A2为0等效所以Ya Yf全部置为1GG1919两组输入都有低电两组输入都有低电平信号，平信号，Y Yg g也为高电平也为高电平7448的附加控制信号的附加控制信号：（：（2） 灭零输入当 时， 时，则灭灯7448的附加控制信号的附加控制信号：（：（3）灭灯输入/灭零输出输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 输入输入输入输入/ /输输出出输出输出LTLTRBIRBIA A3 3A A2 2A A1 1A A0 0BI/RBOBI/RBO Y Ya a-Y-Yg g灭灯灭灯0 0（入）（入）0-00-0试灯试灯0 01 11-11-1灭零灭零1 10 0000000000 0（出）（出）0-00-0译码译码1 11 10000-0000-111111111 1见译码器功见译码器功能表能表灯测试输入灭零输入灭灯输入/灭零输出例：利用例：利用 和和 的配合，实现多位显示系统的灭零控制的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号电阻的作用：提高驱动电流4.3.3 数据选择器数据选择器一、工作原理一、工作原理根据地址选择码从多路输入数据中选择一路，送根据地址选择码从多路输入数据中选择一路，送到输出。到输出。A1A0Y11XX0000D10001D11010D12011D13二、特点1、n位地址数据选择器，位地址数据选择器，2n个输入，为个输入，为2n选一数据选择器。选一数据选择器。2、可将并行输入的数据变为串行数据输、可将并行输入的数据变为串行数据输出。出。3、具有、具有n位地址的数据选择器，可以实现位地址的数据选择器，可以实现n变量的任何组合逻辑函数（不需加任何变量的任何组合逻辑函数（不需加任何门电路）。门电路）。双双双双4 4选选选选1 1数据选择器数据选择器数据选择器数据选择器74LS15374LS153A1A0Y11XX0000D10001D11010D12011D13例：“双四选一”，74HC153分析其中的一个“四选一”例：用一个“双四选一”接成“八选一”“四选一四选一”只有只有2位地址输入，从四个输入中选中一个位地址输入，从四个输入中选中一个“八选一八选一”的八个数据需要的八个数据需要3位地址代码指定其中任何一个位地址代码指定其中任何一个A A2 2A A1 1A A0 0Y YS S1 1S S2 20 000-1100-11 D D0 0-D-D3 30 01 11 1工作工作2 2不工作不工作1 100-1100-11 D D4 4-D-D7 71 10 02 2工作工作1 1不工作不工作三、数据选择器的功能扩展三、数据选择器的功能扩展例：用两个例：用两个“双四选一双四选一”接成接成“十六选一十六选一”A A3 3A A2 2A A1 1A A0 0S S1 1 S S2 2 S S3 3 S S4 4 0 00 000-1100-110 01 11 11 10 01 100-1100-111 10 01 11 11 10 000-1100-111 11 10 01 11 11 100-1100-111 11 11 10 0可以用可以用7413874138，7415374153级联实现级联实现例：用三个例：用三个“双四选一双四选一”接成接成“十六选一十六选一”A A3 3A A2 2A A1 1A A0 0Y Y0 00 000-1100-11D D0 0-D-D3 30 01 100-1100-11D D4 4-D-D7 71 10 000-1100-11D D8 8-D-D11111 11 100-1100-11D D1212-D-D1515八选一数据选择器八选一数据选择器7415174151输出端为互补输出输出端为互补输出四、数据选择器的应用四、数据选择器的应用四、数据选择器的应用四、数据选择器的应用1 1、并、并、并、并串转换电路串转换电路串转换电路串转换电路2 2、实现各路分时传送、实现各路分时传送、实现各路分时传送、实现各路分时传送3 3、实现逻辑函数、实现逻辑函数、实现逻辑函数、实现逻辑函数当逻辑函数的变量个数和数据选择器的地址输当逻辑函数的变量个数和数据选择器的地址输当逻辑函数的变量个数和数据选择器的地址输当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现入变量个数相同时，可直接用数据选择器来实现入变量个数相同时，可直接用数据选择器来实现入变量个数相同时，可直接用数据选择器来实现逻辑函数。逻辑函数。逻辑函数。逻辑函数。如：如：如：如： 具有具有具有具有n n位地址输入端、位地址输入端、位地址输入端、位地址输入端、n n个变量（不用加门个变量（不用加门个变量（不用加门个变量（不用加门电路）电路）电路）电路）当逻辑函数的变量个数大于数据选择器的地当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，不能用前述的简单办法。址输入变量个数时，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据应分离出多余的变量，把它们加到适当的数据输入端。输入端。如：如： 具有具有n n位地址输入端、位地址输入端、n+1n+1个变量（加门个变量（加门电路）电路）具有具有n n位地址输入端、多于位地址输入端、多于n+1n+1个变量个变量（加门电路）（加门电路）例如：例如：4.3.4 加法器一、一、1位加法器位加法器1. 半加器，不考虑来自低位的进位，将两个半加器，不考虑来自低位的进位，将两个1位的二进位的二进制数相加制数相加输输 入入输输 出出ABSCO00000110101011012. 全加器：全加器：将两个将两个1位二进制数及来自低位的进位相加位二进制数及来自低位的进位相加 输输 入入输输 出出AB CISCO000000011001010011011001010101110011111174LS18374LS1837418374183二、多位加法器1、串行进位加法器、串行进位加法器优点：简单优点：简单缺点：慢缺点：慢2. 超前进位加法器超前进位加法器基本原理：加到第基本原理：加到第i位位的进位输入信号是两的进位输入信号是两个加数第个加数第i位以前各位位以前各位（0 i-1）的函数，）的函数，可在相加前由可在相加前由A,B两数确定。两数确定。优点：快，每优点：快，每1位的和位的和及最后的进位基本同时产生。及最后的进位基本同时产生。 缺点：电路复杂。缺点：电路复杂。74LS28374LS283两片两片7428374283构成一个构成一个8 8位加法器位加法器三、加法器的应用三、加法器的应用输输 入入输输 出出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111001 1、实现代码转换、实现代码转换例：将例：将BCDBCD的的84218421码转换为余码转换为余3 3码码84218421余余3 3码码加加00110011加加110111018421842154215421大于等于大于等于5 5加加00110011大于等于大于等于5 5加加1101110154215421余余3 3码码小于等于小于等于5 5加加00110011小于等于小于等于5 5加加110111012 2、用加法器实现减法运算、用加法器实现减法运算4.3.5 数值比较器用来比较两个二进制数的数值大小用来比较两个二进制数的数值大小一、一、1位数值比较器位数值比较器 A,B比较有三种可能结果比较有三种可能结果二、多位数值比较器二、多位数值比较器1 1、原理：从高位比起，只有高位相等，才比较、原理：从高位比起，只有高位相等，才比较下一位。下一位。4位数值比较器位数值比较器74LS85AB时，时，Y(AB时，时，Y(AB)=1A=B时，时，Y(A=B)=1I(AB)、 I(A=B)为级为级连输入端，作用为：连输入端，作用为：(1) 芯片的扩展芯片的扩展(2) 多片连接时，当本位的多片连接时，当本位的A和和B比较无比较无结果时，电路的输出由结果时，电路的输出由I的输入状态决定的输入状态决定(3) 若为最低位片时，若为最低位片时，I(AB)接接0，I(A=B)接接1输入输入输出输出A3, B3A3, B3A2, B2A2, B2A1, B1A1, B1A0, B0A0, B0I I（ABAB）I I（ABABAB）Y Y（ABAB3A3B3X XX XX XX XX XX X1 10 00 0A3B3A3B2A2B2X XX XX XX XX X1 10 00 0A3=B3A3=B3A2B2A2B1A1B1X XX XX XX X1 10 00 0A3=B3A3=B3A2=B2A2=B2A1B1A1B0A0B0X XX XX X1 10 00 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0B0A0B0X XX XX X0 01 10 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0=B0A0=B01 10 00 01 10 00 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0=B0A0=B00 01 10 00 01 10 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0=B0A0=B00 00 01 10 00 01 13. 比较两个8位二进制数的大小4位数值比较器位数值比较器CC14585AB时，时，Y(AB时，时，Y(AB)=1A=B时，时，Y(A=B)=1I(AB)、 I(A=B)为级为级连输入端，作用为：连输入端，作用为：(1) 芯片的扩展芯片的扩展(2) 多片连接时，当本位的多片连接时，当本位的A和和B比较无结果时，电比较无结果时，电路的输出由路的输出由I的输入状态的输入状态决定决定(3) 若为最低位片时，若为最低位片时，I(AB)和和I(A=B)接接1输入输入输出输出A3, B3A3, B3A2, B2A2, B2A1, B1A1, B1A0, B0A0, B0I I（ABAB）I I（ABABAB）Y Y（ABAB3A3B3X XX XX X1 1X XX X1 10 00 0A3B3A3B2A2B2X XX X1 1X XX X1 10 00 0A3=B3A3=B3A2B2A2B1A1B1X X1 1X XX X1 10 00 0A3=B3A3=B3A2=B2A2=B2A1B1A1B0A0B01 1X XX X1 10 00 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0B0A0B01 1X XX X0 01 10 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0=B0A0=B01 10 00 01 10 00 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0=B0A0=B01 11 10 00 01 10 0A3=B3A3=B3A2=B2A2=B2A1=B1A1=B1A0=B0A0=B01 10 01 10 00 01 1X XX XX XX X0 0X XX X0 0X XX X试用两片CC14585组成一个8位数值比较器4.4 组合逻辑电路中的竞争-冒险现象4.4.1 竞争竞争-冒险现象及成因冒险现象及成因一、什么是一、什么是“竞争竞争”两个输入两个输入“同时向相反的逻辑电平变化同时向相反的逻辑电平变化”，称存，称存在在“竞争竞争” (a)图中，若图中，若A和和B同时跳变，当同时跳变，当B首先上升到首先上升到VIL(max)以上，这样在以上，这样在极短时间内极短时间内A、B同时为高电平，同时为高电平，输出端产生输出端产生Y=1的尖峰脉冲。称的尖峰脉冲。称为为1冒险冒险。(b)图中，若图中，若A和和B同时跳变，当同时跳变，当A首先下降到首先下降到VIH(min)以下，这样在以下，这样在极短时间内极短时间内A、B同时为低电平，同时为低电平，输出端产生输出端产生Y=0的尖峰脉冲。称的尖峰脉冲。称为为0冒险冒险。二、因二、因“竞争竞争”而可能在输出产生尖峰脉冲的现象，而可能在输出产生尖峰脉冲的现象，称为称为“竞争竞争-冒险冒险”。1冒险冒险0冒险冒险注意：注意：有竞争不一定产生冒险，而冒险则一有竞争不一定产生冒险，而冒险则一定由竞争引起的定由竞争引起的 三、三、 竞争冒险的检查方法竞争冒险的检查方法 1 代数识别法代数识别法 当某些逻辑变量取特定值（当某些逻辑变量取特定值（0或或1）时，）时， 若组合逻辑电路若组合逻辑电路 输出函数表达式为下列形式之一，则存在逻辑险象。输出函数表达式为下列形式之一，则存在逻辑险象。存在存在0型险象型险象存在存在1型险象型险象 此时此时A是有竞争条件的变量，且能够产生冒险。其它是有竞争条件的变量，且能够产生冒险。其它具有多条传输路径的变量也是有竞争条件的变量，但不会具有多条传输路径的变量也是有竞争条件的变量，但不会产生冒险。产生冒险。 2. 卡诺图识别法卡诺图识别法 在逻辑函数的卡诺图中，在逻辑函数的卡诺图中， 函数表达式的每个函数表达式的每个积项（或和项）对应于一个卡诺圈。积项（或和项）对应于一个卡诺圈。 如果两个卡如果两个卡诺圈存在着相切部分，诺圈存在着相切部分， 且相切部分又未被另一个且相切部分又未被另一个卡诺圈圈住，那么实现该逻辑函数的电路必然存卡诺圈圈住，那么实现该逻辑函数的电路必然存在险象。在险象。 圈圈“ “1”1”，相切不相交，相切不相交“ “0”0”冒险冒险圈圈“ “0”0”，相切不相交，相切不相交“ “1”1”冒险冒险三、消除竞争冒险现象的方法(1) 接入滤波电容接入滤波电容利用电容两端的电压不能突变的特性，使输出波形上利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢。升沿和下降沿都变的比较缓慢。(2) 引入选通脉冲引入选通脉冲在电路中增加一个选通脉冲，接到可能产生冒险的门在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。冒险脉冲。(3) 修改逻辑设计修改逻辑设计如在其逻辑函数如在其逻辑函数 中增加乘积项中增加乘积项BC，使使其变为其变为 ，则在原来产生冒险的条，则在原来产生冒险的条件件B=C=1时，时，Y=1，不会产生冒险。这个函数增加了不会产生冒险。这个函数增加了乘积项乘积项BC 后，已不是后，已不是“最简最简”，故这种乘积项称冗，故这种乘积项称冗余项。余项。 作业：2、3、4、5、6、7、9、10、11、12、15、17、19、21、24、25、29、31、32