计算机结构与逻辑设计计算机结构与逻辑设计时序电路设计方法1计数器级联计数器级联vCO - CI 整体的级联多。整体的级联多。vCO - CP 分散的级联多。分散的级联多。2计数器级联问题计数器级联问题3联系方式联系方式vQQ: 4627572534含中规模集成电路的时序分析含中规模集成电路的时序分析v时序逻辑：计数器、移位寄存器等。时序逻辑：计数器、移位寄存器等。v组合逻辑：译码器、数据选择器等。组合逻辑：译码器、数据选择器等。v方法：方法：1）作出组合逻辑电路的输入输出真值表2）作出时序逻辑的时序图3）根据组合逻辑的方程关系进行时序图的修正vv看书上的例子看书上的例子看书上的例子看书上的例子5集成电路时序分析集成电路时序分析6Q0Q3的情况的情况7做一道题目做一道题目8结果结果9设计设计要求要求原始状原始状态图态图最简状最简状态图态图画电画电路图路图检查电检查电路能否路能否自启动自启动1246时序电路的设计步骤：时序电路的设计步骤：选触发器，求时选触发器，求时钟、输出、状态、钟、输出、状态、驱动方程驱动方程5状态状态分配分配3化简化简时序逻辑电路的设计方法时序逻辑电路的设计方法10几个问题几个问题(1)v1. 状态的等价：状态的等价：1）输出是否相同 X2）次态是否相同 Qn+1v2. 状态的简化：根据等价原则，到达最简，状态的简化：根据等价原则，到达最简，目的：用最少的触发器实现逻辑。目的：用最少的触发器实现逻辑。11原始状态原始状态12状态化简状态化简13几个问题几个问题(2)3.状态编码：用什么码？怎么排列？状态编码：用什么码？怎么排列？v二进制码用的最多，怎么排列？二进制码用的最多，怎么排列？v排列原则：排列原则：1）次态相同，则选择相邻代码；2）为同一状态的次态，选择相邻代码；3）两个状态的输出相同，可选择相邻的代码。14书上例题书上例题v检测检测“1111”连续连续4个个1.v最后注意检查自启动情况。最后注意检查自启动情况。15实现步骤实现步骤v（1）确定状态图及状态表：）确定状态图及状态表：什么状态循环？什么状态循环？v（2）构造状态转换真值表和卡诺图）构造状态转换真值表和卡诺图 什么码什么码?v（3）建立方程组）建立方程组,，什么触发器？输入方程？什么触发器？输入方程？v（4）画逻辑图，）画逻辑图，每个触发器输入是什么？每个触发器输入是什么？v（5）自检查，）自检查，自启动功能怎么样？自启动功能怎么样？列满列满 简化简化16得到设计结果得到设计结果17得到波形图得到波形图(验证验证)18例例建立原始状态图建立原始状态图设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。状态化简状态化简状态分配状态分配已经最简。已是二进制状态。19选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：输出方程：20状状状状态态态态方方方方程程程程不化简，以便使之与JK触发器的特性方程的形式一致。21比较，得驱动方程：电电路路图图 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&22检查电路能否自启动检查电路能否自启动将无效状态111代入状态方程计算：可见可见111的次态为有效状的次态为有效状态态000，电路能够自启动，电路能够自启动。23 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X 101100111011110输入Y 000000001000110例例建立原始状态图建立原始状态图S0S1S2S3设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由状态S2转入状态S3，并输出1；1/1此后若继续输入1，电路仍停留在状态S3，并输出1。1/1电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/024原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。状态化简状态化简状态分配状态分配所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。25选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出方程状态方程26比较，得驱动方程：电电路路图图检查电路能否自启动检查电路能否自启动将无效状态11代入输出方程和状态方程计算：电路能够自启动。27基于中规模集成电路的时序设计基于中规模集成电路的时序设计v书上例题书上例题 ，模，模7的相关设计。的相关设计。（1）时序电路）时序电路 组合电路组合电路 分开模式分开模式（2）时序电路）时序电路 组合电路组合电路 组合模式组合模式28（1）时序电路，组合电路 分开模式29组合模式组合模式30降维处理降维处理31（1）时序电路，组合电路 组合模式32总结总结v中规模集成电路分析中规模集成电路分析33CPLD与可编程逻辑器件与可编程逻辑器件vPAL16L8v带触发器带触发器v分析一下书上的图。分析一下书上的图。vGAL22V10上的上的OLMC，增加了选择，增加了选择MUXvCPLD和和FPGA差别差别v基于基于CPLD的时序逻辑设计的时序逻辑设计3435