定点数的运算与元器件第2章 运算方法和运算器教学内容定点数的加，减，乘运算。（补、原）二进制加法器/十进制加法器乘法器2教学要求熟练掌握补码的加、减法运算。熟练掌握原码补码的乘法运算。了解全加器、乘法器等逻辑线路的构成。3教学重点四则运算的法则。溢出特殊情况的处理。4一 定点补码运算1 补码加法公式： x+y补=x补+y补说明：此公式适用定点小数和整数的加法运算。5一 定点补码运算2 补码减法公式 xy补=x补补+y补补=x补y补说明： 利用此等式把补码的减法运算，化为了加法运算，所以在硬件设计时，只需设计加法器即可。6计算例1 x=3，y=2 ，求解x+y，x-y例2 x=3，y=2 求解x+y，x-y例3 x=0.1001，y=0.0101 求解x+y，x-y73 溢出（1）A=10 B=7 10+7：0 10100 01111 0001 正溢（3）A= -10 B= -7 -10+(-7)：0 1111 1 01101 1001负溢（2）A=0.1011 B=0.1001：0.10110.10011.0100 （4）A=-0.1101 B=-0.1011： 1.0011 1.0101 0.1000 8 A=10 B=7 10+7 ： 0 1010 0 01111 0001 A= -10 B= -7 -10+(-7)：0 1111 1 01101 1001(1)硬件判断逻辑一（SA、SB与Sf的关系）溢出= SASBSfSASBSf90 00110 0010（1）A=3 B=2 3+2：0 0101 Cf=0C =0（2）A=10 B=7 10+7：0 10100 01111 0001 正溢Cf=0C =11负溢（4）A= -10 B= -7 -10+(-7)：0 1111 1 01101 1001Cf=1C =01Cf=1C =1（3）A= -3 B= -2-3+(-2)：1 1011 1 11011 11101 12. 硬件判断逻辑二（Cf与C的关系）溢出溢出 = = C Cf f C C10溢出溢出= S= Sf1f1 S Sf2f23.硬件判断逻辑三（双符号位）11（1）3+2：00 001100 001000 0101 （2）10+7：00 101000 011101 0001 （3）-3+(-2)：11 0111 11 110111 1110（4）-10+(-7)：10 1111 11 011011 1001（5）6+(-4)：00 0010 00 011011 1100（6）-6+4：11 1110 11 101000 0100第一符号位第一符号位Sf1第二符号位第二符号位Sf212二 基本二进制加法器、减法器原理：两个二进制数字Ai,Bi和一个进位输入Ci相加,产生一个和输出Si,以及一个进位输出Ci1。取值：输入输出AiBiCiSiCi10000000110010100110110010101011100111111SiAiBiCiC i1AiBiBiCiCiAi131 全加器电路图SiAiBiCiC i1AiBiBiCiCiAi142 串行加法器原理：n个1位的全加器(FA)可级联成一个n位的行波进位加减器。说明：M为方式控制输入线,当M0时,作加法(AB)运算；当M1时,作减法(AB)运算,在后一种情况下,AB运算转化成A补B补运算,求补过程由B1来实现。153 串行加减法器图164 延迟估计1、对一位全加器(FA)来说,Si的时间延迟为6T(每级异或门延迟3T),Ci1的时间延迟为5T。2、位的行波进位加法器的时间延迟 ： tan2T9T(2n9)T说明：说明：9T为最低位上的两级“异或”门再加上溢出“异或”门的总时间,2T为每级进位链的延迟时间。17小结思考：为什么一套加法器可以实现加法和减法操作？创新点如何？思考：目前讲授的内容，其内容主线是如何的？对你开展实践工作的指导意义是什么？18三 定点数乘法1 原码的乘法基本思想基本思想:每次用乘数的一位去乘被乘数。每次用乘数的一位去乘被乘数。(1).算法分析例. 0.11011.1011 乘积乘积 P = X Y 符号符号 SP= SX SY19问题：问题：1）加数多（由乘数位数决定）。）加数多（由乘数位数决定）。 2）加数的位数多（与被乘数、乘数位数有）加数的位数多（与被乘数、乘数位数有关）。关）。改进：将一次相加改为分步累加。改进：将一次相加改为分步累加。 0.11010.1011 1101 1101 00001101 0.10001111上符号：1.10001111部分积部分积实例20早期的串行1位乘法(1)分步乘法：分步乘法：每次将一位乘数所对应的部分积与原部分积的累加和相加，并移位。(2)设置寄存器：设置寄存器： A：存放部分积累加和、乘积高位 B：存放被乘数 C：存放乘数、乘积低位 (3)设置初值设置初值： A = 00.0000 B = X = 00.1101 C = Y = 11.1011 21步数步数 条件条件 操作操作 A CA C 00.0000 .10100.0000 .1011 1 1 1）C Cn n=1=1+B+B+ 00.1101+ 00.110100.00.1101110100.00.011001101 1.10.101 12 2）C Cn n=1=1+B+B+ 00.1101+ 00.11010 01 1. .0011001100.00.100110011111.1.10 03 3）C Cn n=0=0+0+0+ 00.0000+ 00.000000.00.1001100100.00.01000100111111. .1 14 4）C Cn n=1=1+B+B+ 00.1101+ 00.11010 01 1. .0001000100.00.1000100011111111X原Y原 = 1.1000111122早期的串行1位乘法存在的问题这种方法并不需要很多器件。然而串行方法太慢。解决办法大规模集成电路问世以来,出现了各种形式的流水式阵列乘法器,它们属于并行乘法器。23不带符号的阵列乘法器24不带符号的阵列乘法器25不带符号的阵列乘法器乘法器要实现乘法器要实现n位位n位时位时,需要需要n(n1)个全加器和个全加器和nn个个“与与”门门 26延迟估计n位n位不带符号的阵列乘法器总的乘法时间为： tmTa(n1)6T(n1)Tf T(n1)6T(n1)2T (8n7)T27小结掌握补码的加减，乘法运算，能进行求解。理解全加器的工作原理，并能够自己推导延迟估计。理解并行乘法器的并行运算，并能推导延迟估计。28