EXIT 可编程逻辑器件及应用可编程逻辑器件及应用第第 10 章可编程逻辑器件章可编程逻辑器件 可编程逻辑器件简介可编程逻辑器件简介可编程逻辑器件的应用可编程逻辑器件的应用本章小结本章小结EXIT 可编程逻辑器件及应用可编程逻辑器件及应用主要要求：主要要求： 了解可编程逻辑器件的基本结构与类型。了解可编程逻辑器件的基本结构与类型。了解了解 GAL16V8 和和 ispLSI1016 的结构与用法。的结构与用法。10.1可编程逻辑器件简介可编程逻辑器件简介EXIT 可编程逻辑器件及应用可编程逻辑器件及应用一、可编程逻辑器件的概念与特点一、可编程逻辑器件的概念与特点 是由编程来确定其逻辑功能的器件。是由编程来确定其逻辑功能的器件。Programmable Logical Device，简称，简称 PLD 逻辑电路的设计和测试均可在计算机上实现，设逻辑电路的设计和测试均可在计算机上实现，设计成功的电路可方便地下载到计成功的电路可方便地下载到 PLD，因而研制周期短、，因而研制周期短、 成本低、效率高，使产品能在极短时间内推出。成本低、效率高，使产品能在极短时间内推出。 用用 PLD 实现的电路容易被修改。这种修改通过对实现的电路容易被修改。这种修改通过对 PLD 重新编程实现，可以不影响其外围电路。因此，其重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都很方便。产品的维护、更新都很方便。 PLD 使硬件也能象软件一使硬件也能象软件一样实现升级，因而被认为是硬件革命。样实现升级，因而被认为是硬件革命。 较复杂的数字系统能用较复杂的数字系统能用1 1片或数片片或数片 PLD 实现，因而，实现，因而，应用应用 PLD 生产的产品轻小可靠。此外，生产的产品轻小可靠。此外，PLD 还具有硬件还具有硬件加密功能。加密功能。 应用应用 PLD 设计电路时，需选择合适的软件工具。设计电路时，需选择合适的软件工具。 EXIT 可编程逻辑器件及应用可编程逻辑器件及应用 自自2020世世纪纪6060年年代代以以来来，数数字字集集成成电电路路已已经经历历了了从从SSISSI、 MSIMSI、LSILSI到到VLSIVLSI的的发发展展过过程程。数数字字集集成成电电路路按按照照芯芯片片设设计计方方法法的的不不同同大大致致可可以以分分为为三三类类： 通通用用型型中中、 小小规规模模集集成成电电路路； 用用软软件件组组态态的的大大规规模模、 超超大大规规模模集集成成电电路路， 如如微微处处理理器器、 单单片片机机等等； 专专用用集集成成电电路路(ASIC-(ASIC-Application Specific Integrated Circuit)Application Specific Integrated Circuit)。 ASICASIC是是一一种种专专门门为为某某一一应应用用领领域域或或为为专专门门用用户户需需要要而而设设计计、制制造造的的LSILSI或或VLSIVLSI电电路路，它它可可以以将将某某些些专专用用电电路路或或电子系统设计在一个芯片上，电子系统设计在一个芯片上， 构成单片集成系统。构成单片集成系统。 PLDPLD发展概况发展概况EXIT 可编程逻辑器件及应用可编程逻辑器件及应用PLD的发展进程 PLDPLD（Programmable Logic DeviceProgrammable Logic Device）器）器件的发件的发展经历了以下四个发展阶段：展经历了以下四个发展阶段：可编程只读存储器可编程只读存储器PROMPROM和可编程逻辑阵列和可编程逻辑阵列PLAPLA；可编程阵列逻辑可编程阵列逻辑PALPAL；通用可编程阵列逻辑通用可编程阵列逻辑GALGAL；复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD和现场可编程门阵列和现场可编程门阵列FPGAFPGA。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用二、可编程逻辑器件的基本结构二、可编程逻辑器件的基本结构PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出二、可编程逻辑器件的基本结构二、可编程逻辑器件的基本结构输入缓冲电路用输入缓冲电路用以产生输入变量的原以产生输入变量的原变量和反变量，并提变量和反变量，并提供足够的驱动能力。供足够的驱动能力。 输入缓冲电路输入缓冲电路 ( (a) )一般画法一般画法 ( (b) )PLD 中的习惯画法中的习惯画法( (a) )( (b) )AAAAAAEXIT 可编程逻辑器件及应用可编程逻辑器件及应用由由多多个个多多输输入入与与门门组组成成，用用以以产产生生输输入入变变量量的各乘积项。的各乘积项。例例如如 CABCCABBAW7 = ABCABCW0 =与阵列与阵列PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出二、可编程逻辑器件的基本结构二、可编程逻辑器件的基本结构EXIT 可编程逻辑器件及应用可编程逻辑器件及应用PLD 器件中连接的习惯画法器件中连接的习惯画法固定连接固定连接 可编程连接可编程连接 断开连接断开连接PLD 中与门和或门的习惯画法中与门和或门的习惯画法( (a) )( (b) )YCABCBAACBYYYCBA1EXIT 可编程逻辑器件及应用可编程逻辑器件及应用 PLD PLD的输入、反馈缓冲器都采用了互补输出结构。输出缓冲的输入、反馈缓冲器都采用了互补输出结构。输出缓冲器一般为三态输出缓冲器。器一般为三态输出缓冲器。 缓冲器的表示缓冲器的表示EXIT 可编程逻辑器件及应用可编程逻辑器件及应用与阵列与阵列Y1Y2或阵列或阵列AB与阵列与阵列Y1Y2或阵列或阵列与或阵列图与或阵列图 任一组合逻辑函数都可用任一组合逻辑函数都可用“与或与或”式表示，即任何组合式表示，即任何组合逻辑函数都可以用一个与门阵列与一个或门阵列来实现。逻辑函数都可以用一个与门阵列与一个或门阵列来实现。如：如：标准画法标准画法简化画法简化画法EXIT 可编程逻辑器件及应用可编程逻辑器件及应用由多个多输由多个多输入与门组成，用入与门组成，用以产生输入变量以产生输入变量的各乘积项。的各乘积项。PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出CABCCABBAW7 = ABCABCW0 =与与阵阵列列的的PLD 习惯画法习惯画法二、可编程逻辑器件的基本结构二、可编程逻辑器件的基本结构EXIT 可编程逻辑器件及应用可编程逻辑器件及应用由图可得由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC例例如如 ABCY3Y2Y1与阵列与阵列或阵列或阵列PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出由多个多输由多个多输入或门组成，用入或门组成，用以产生或项，即以产生或项，即将输入的某些乘将输入的某些乘积项相加。积项相加。二、可编程逻辑器件的基本结构二、可编程逻辑器件的基本结构EXIT 可编程逻辑器件及应用可编程逻辑器件及应用 由由 PLD 结构可知，从输出端可得到输入变结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。再配以触发器，就可实现时序逻辑函数。PLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输输入入项项乘乘积积项项或或项项输输入入输输出出PLD 的的输输出出回回路路因因器器件件的的不不同同而而有有所所不不同同，但但总体可分为固定输出和可组态输出两大类。总体可分为固定输出和可组态输出两大类。二、可编程逻辑器件的基本结构二、可编程逻辑器件的基本结构EXIT 可编程逻辑器件及应用可编程逻辑器件及应用 ( (一一) ) 按可编程部位分类按可编程部位分类类型类型与阵列与阵列 或阵列或阵列 输出电路输出电路PROM( (即可编程即可编程 ROM) )固固 定定可编程可编程固固 定定PLA( (即即 ProgrammableLogic Array，可编程逻辑阵列，可编程逻辑阵列) )可编程可编程 可编程可编程固定固定PAL( (即即 ProgrammableArray Logic，可编程阵列逻辑，可编程阵列逻辑) )可编程可编程固固 定定固固 定定GAL( (即即Genetic Array Logic，通用阵列逻辑通用阵列逻辑) )可编程可编程固固 定定可组态可组态 PROM、PAL 和和 GAL 只有一种阵列可编程，只有一种阵列可编程，称为半场可编程逻辑器件，称为半场可编程逻辑器件，PLA 的与阵列和或阵的与阵列和或阵列均可编程，称为全场可编程逻辑器件。列均可编程，称为全场可编程逻辑器件。三、可编程逻辑器件的类型三、可编程逻辑器件的类型GAL 可重复编程、工作速度高、价格低、具有强大的编可重复编程、工作速度高、价格低、具有强大的编程工具和软件支撑，并且用可编程的输出逻辑宏单元取代了程工具和软件支撑，并且用可编程的输出逻辑宏单元取代了固定输出电路，因而功能更强。固定输出电路，因而功能更强。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用通常简称通常简称HDPLD 阵列型阵列型 HDPLD 主要优点：速度快，实现数据处理能力强；主要优点：速度快，实现数据处理能力强； FPGA 主要优点：容量大，实现逻辑控制的能力强。主要优点：容量大，实现逻辑控制的能力强。低密度低密度 PLD高密度高密度 PLD( (即即 High Density PLD，简，简 称称HDPLD) ) 阵列型阵列型 HDPLD 现场可编程门阵列现场可编程门阵列HDPLD 集成度集成度 1000门的门的PLD称为称为HDPLD ( (二二) ) 按集成密度分类按集成密度分类 Field Programmable Gate Array，简称，简称 FPGA 。 PROM、PLA、PAL 和和 GAL 均属低密度均属低密度 PLD。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用四、典型可编程逻辑器件简介四、典型可编程逻辑器件简介 采用采用 CMOS E2PROM 工艺，工艺，可电擦除、可重复编程。可电擦除、可重复编程。 ( (一一) ) GAL16V8 简介简介1. GAL16V8 引脚图引脚图VCCGAL16V8 I/OI/OI/OOEI/OI/OI/OI/OI/OCLKIIIIIIIIGND12345678910111220191817161514138 个输入端个输入端8 个个 I/O 端端1 个时钟输入端个时钟输入端1 个输出使能控制输入端个输出使能控制输入端EXIT 可编程逻辑器件及应用可编程逻辑器件及应用GAL16V8可编程与阵列可编程与阵列(64 32)1 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 112. GAL16V8 逻辑图逻辑图输出逻辑宏单元输出逻辑宏单元( (即即 Output Logic Macro- Cell，简称，简称 OLMC) )与阵列与阵列 输入电路输入电路EXIT 可编程逻辑器件及应用可编程逻辑器件及应用可编程与阵列可编程与阵列(64 32)1 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 112. GAL16V8 逻辑图逻辑图 OLMC 中含有或门、中含有或门、D 触发器和多路选择器等，触发器和多路选择器等，通过对通过对 OLMC 编程可得编程可得到组合电路输出、时序电到组合电路输出、时序电路输出、双向路输出、双向 I/O 端等多端等多种工作组态。种工作组态。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用可编程与阵列可编程与阵列(64 32)1 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 112. GAL16V8逻辑图逻辑图与阵列的作用是产生与阵列的作用是产生输入信号的乘积项。其输输入信号的乘积项。其输入信号为入信号为 8 个输入端提供个输入端提供的原、反变量的原、反变量和和 8 个反馈个反馈输入端提供的原、反变量输入端提供的原、反变量。产生这些变量的哪些乘积产生这些变量的哪些乘积项，则由对与阵列的编程项，则由对与阵列的编程决定。决定。 时钟输入端，提供时序电路所需要的时钟信号。时钟输入端，提供时序电路所需要的时钟信号。输出使能控制输入端。输出使能控制输入端。它作为全局控制信号控制各它作为全局控制信号控制各 I/O 端的工作方式。端的工作方式。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用(二)复杂可编程逻辑器件（CPLD） CPLDCPLD大都采用各种分区阵列结构，每个区域内部相当于大都采用各种分区阵列结构，每个区域内部相当于一个小规模的一个小规模的PLDPLD，各区域之间通过可编程全局互连总线连，各区域之间通过可编程全局互连总线连接，构成较大规模的接，构成较大规模的CPLDCPLD器件。器件。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用1MAX7000系列器件的基本结构 MAX7000 MAX7000系列器件主要由系列器件主要由2 21616个逻辑阵列块个逻辑阵列块LAB(Logic Array LAB(Logic Array Block)Block)、2 21616个个I/OI/O控制模块和一个可编程互连阵列控制模块和一个可编程互连阵列PIA(Programmable Interconnect Array)PIA(Programmable Interconnect Array)三部分构成。三部分构成。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用2MAX7000系列器件的逻辑宏单元结构 MAX7000 MAX7000系列器件中的逻辑宏单元是器件实现逻辑功能的主体，它系列器件中的逻辑宏单元是器件实现逻辑功能的主体，它主要由逻辑阵列、乘积项选择矩阵和可编程寄存器三个功能块组成，每主要由逻辑阵列、乘积项选择矩阵和可编程寄存器三个功能块组成，每一个宏单元可以被单独地配置为时序逻辑或组合逻辑工作方式。一个宏单元可以被单独地配置为时序逻辑或组合逻辑工作方式。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用2MAX7000系列器件逻辑宏单元结构（续1） 逻辑阵列功能模块逻辑阵列功能模块 每个每个LABLAB有有1616个共享扩展项，每一个共享乘积项可以被个共享扩展项，每一个共享乘积项可以被LABLAB内任何一内任何一个或全部宏单元使用和共享，以便实现复杂的逻辑函数。个或全部宏单元使用和共享，以便实现复杂的逻辑函数。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用2MAX7000系列器件逻辑宏单元结构（续2） 逻辑阵列功能模块逻辑阵列功能模块 除共享乘积项外可使用并联扩展乘积项实现复杂逻辑函数。此时，除共享乘积项外可使用并联扩展乘积项实现复杂逻辑函数。此时，最多允许最多允许2020个乘积项直接传送到逻辑宏单元的个乘积项直接传送到逻辑宏单元的“或或”逻辑中，其中逻辑中，其中5 5个乘个乘积项是由宏单元本身提供的，积项是由宏单元本身提供的，1515个并联扩展项是从同一个个并联扩展项是从同一个LABLAB中相邻宏单中相邻宏单元借用的。元借用的。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用2MAX7000系列器件逻辑宏单元结构（续3）乘积项选择矩阵功能模块乘积项选择矩阵功能模块 该模块接收来自逻辑阵列传送给本逻辑宏单元的各个乘该模块接收来自逻辑阵列传送给本逻辑宏单元的各个乘积项，经过选择后，一部分经或门形成组合逻辑函数的输出；积项，经过选择后，一部分经或门形成组合逻辑函数的输出；一部分作为控制信号，传送到可编程寄存器功能块，作为寄一部分作为控制信号，传送到可编程寄存器功能块，作为寄存器的置位、复位、时钟和时钟使能信号。存器的置位、复位、时钟和时钟使能信号。可编程寄存器功能模块可编程寄存器功能模块 由可编程配置寄存器和时钟选择多路选择器、快速输入选由可编程配置寄存器和时钟选择多路选择器、快速输入选择多路选择器、复位选择多路选择器、寄存器旁路选择多路择多路选择器、复位选择多路选择器、寄存器旁路选择多路选择器等组成，对寄存器的工作方式进行灵活配置。选择器等组成，对寄存器的工作方式进行灵活配置。 EXIT 可编程逻辑器件及应用可编程逻辑器件及应用3MAX7000系列器件的I/O控制模块 I IO O控制块允许每个控制块允许每个I IO O引脚单独被配置为输入、输出或双向工作引脚单独被配置为输入、输出或双向工作方式。所有方式。所有I IO O引脚都有一个三态缓冲器，三态缓冲器的使能控制信号引脚都有一个三态缓冲器，三态缓冲器的使能控制信号来自一个来自一个4 4选选1 1多路选择器，通过它可以选择使用两个全局的输出使能信多路选择器，通过它可以选择使用两个全局的输出使能信号之一，或者是地号之一，或者是地(GND)(GND)电平，或者是电源电平，或者是电源(VCC)(VCC)电平作为三态缓冲器的电平作为三态缓冲器的使能信号。使能信号。 EXIT 可编程逻辑器件及应用可编程逻辑器件及应用4MAX7000系列器件的PIA 器件上的所有的器件上的所有的LABLAB是通过在可编程互连阵列是通过在可编程互连阵列(PIA)(PIA)上布线，以相互上布线，以相互连接构成所需的逻辑。连接构成所需的逻辑。PIAPIA这个全局总线是一种可编程的通道，它可以把这个全局总线是一种可编程的通道，它可以把器件中任何信号源连接到任何一个目的地。器件中的所有专用输入、器件中任何信号源连接到任何一个目的地。器件中的所有专用输入、I/OI/O引脚和逻辑宏单元输出都连接到引脚和逻辑宏单元输出都连接到PIAPIA，而由，而由PIAPIA将这些信号传送到器件的将这些信号传送到器件的各个地方。只有每个各个地方。只有每个LABLAB各自需要的信号才布置从各自需要的信号才布置从PIAPIA到到LABLAB的连线。的连线。 EXIT 可编程逻辑器件及应用可编程逻辑器件及应用（三） 现场可编程门阵列（FPGA）1. FPGA1. FPGA的基本工作原理的基本工作原理EXIT 可编程逻辑器件及应用可编程逻辑器件及应用2. FLEX10K系列器件的基本结构 FLEX10K FLEX10K系列器件是工业界第一个嵌入式系列器件是工业界第一个嵌入式PLDPLD系列器件，它采用了系列器件，它采用了SARMSARM制造工艺和灵活逻辑单元阵列制造工艺和灵活逻辑单元阵列FLEX(Flexible Logic Element FLEX(Flexible Logic Element Matrix)Matrix)结构。结构。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用FLEX10K系列器件的基本结构（续1）1 1逻辑阵列块逻辑阵列块LABLAB 每个逻辑阵列块LAB由8个相邻的逻辑单元LE，以及与相邻的LAB相连的进位链和级联链、LAB控制信号、LAB局部互连通道等组成。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用FLEX10K系列器件的基本结构（续2）2 2逻辑单元逻辑单元LELE 每个LE包含一个能快速产生4变量的任意逻辑函数输出的4输入查找表LUT，以及一个带同步使能的可编程触发器、与相邻LE相连的进位链和级联链。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用FLEX10K系列器件的基本结构（续3）2 2逻辑单元逻辑单元LELE FLEX10K系列器件结构中提供了两条专用高速数据通道，用于连接相邻的LE，并且不占用局部互连通道，这就是进位链和级联链。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用FLEX10K系列器件的基本结构（续4）3 3嵌入式阵列块嵌入式阵列块EABEAB FLEX10K系列器件的嵌入式阵列块是输入和输出端带有寄存器的片内RAM阵列块，可用于实现通用阵列逻辑。EAB相当于一个大规模的查找表LUT，它可编程快速实现多位数字乘法器、数字滤波器和微控制器等复杂逻辑功能，比一般的外存储器有更大的灵活性。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用FLEX10K系列器件的基本结构（续5）4 4快速互连通道快速互连通道 快速互连通道是由遍布于整个器件中的“行互连”和“列互连”组成的。每行的LAB有一个专用的“行互连”，“行互连”可以驱动I/O引脚，并将信号传送到同一行中的其他LAB中。“列互连”连接各行，同时也能够驱动I/O引脚。 。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用FLEX10K系列器件的基本结构（续6）5 5输入输出单元输入输出单元IOEIOE 器件的I/O引脚是由输入输出单元IOE驱动的。IOE位于快速互连通道行和列的末端，包含一个双向的I/O缓冲器和一个触发器，这个触发器可以用作需要快速建立时间的外部数据输入寄存器，也可以作为要求快速“时钟到输出”性能的数据输出寄存器。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用可编程逻辑器件的编程与配置大规模可编程逻辑器件的编程和配置工艺：大规模可编程逻辑器件的编程和配置工艺： 基于基于EEPROMEEPROM或或FlashFlash技术的编程工艺技术的编程工艺 这种工艺的优点是掉电后编程信息不会丢失，但编程次这种工艺的优点是掉电后编程信息不会丢失，但编程次数有限，编程速度不快。数有限，编程速度不快。 基于基于SRAM LUTSRAM LUT的编程工艺的编程工艺 信息是保持在信息是保持在SRAMSRAM中的，中的，SRAMSRAM在掉电后编程信息立即丢在掉电后编程信息立即丢失，在下次上电后，需要重新载入编程信息。因此该类器件失，在下次上电后，需要重新载入编程信息。因此该类器件中的编程一般称之为配置（中的编程一般称之为配置（ConfigureConfigure），可配制的次数几），可配制的次数几乎是无限的，而且在线时可随时更改配置数据。乎是无限的，而且在线时可随时更改配置数据。 通常将编程数据下载到可编程逻辑芯片的过程，对于通常将编程数据下载到可编程逻辑芯片的过程，对于通常将编程数据下载到可编程逻辑芯片的过程，对于通常将编程数据下载到可编程逻辑芯片的过程，对于CPLDCPLDCPLDCPLD来讲我们称之为编程，而对于来讲我们称之为编程，而对于来讲我们称之为编程，而对于来讲我们称之为编程，而对于FPGAFPGAFPGAFPGA来讲我们称之为配置。来讲我们称之为配置。来讲我们称之为配置。来讲我们称之为配置。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用可编程逻辑器件应用选择原则 按照器件的逻辑资源量进行选择按照器件的逻辑资源量进行选择 按照可编程逻辑器件的功耗进项选择按照可编程逻辑器件的功耗进项选择 按照芯片的工作速度进行选择按照芯片的工作速度进行选择 按照芯片的封装形式进行选择按照芯片的封装形式进行选择 选择可编程逻辑器件的其它因素选择可编程逻辑器件的其它因素 EXIT 可编程逻辑器件及应用可编程逻辑器件及应用主要要求：主要要求： 了解用了解用 PLD 实现逻辑函数的原理。实现逻辑函数的原理。 了解用了解用 PLD 设计逻辑电路的基本方法。设计逻辑电路的基本方法。 10.2可编程逻辑器件的应用可编程逻辑器件的应用EXIT 可编程逻辑器件及应用可编程逻辑器件及应用 ( 一一 ) PLD 的简单应用举例的简单应用举例CBAL1L2L0 用用 PLD 实现逻辑函数实现逻辑函数L2 = ABC + ABC + ABC + ABCL1 = BC + BCL0 = BC + BCCBAL1L2L0通通过过对对与与阵阵列列编编程程可得到所需乘积项。可得到所需乘积项。通通过过对对或或阵阵列列编编程程得到所需乘积项之和。得到所需乘积项之和。L0 = BC + BC由于任何一个组合逻辑函数均可表示为标准与或由于任何一个组合逻辑函数均可表示为标准与或式，因此，理论上可用式，因此，理论上可用 PLD 实现任何组合逻辑函数。实现任何组合逻辑函数。 ( (一一) ) PLD 的简单应用举例的简单应用举例EXIT 可编程逻辑器件及应用可编程逻辑器件及应用 ( 二二 ) PLD 的应用方法的应用方法 ( (二二) ) PLD 的应用方法的应用方法1. PLD 的基本设计方法的基本设计方法设计准备设计准备宏元件库宏元件库设计输入设计输入 电路图电路图 程序程序 设计处理设计处理编译与优化编译与优化连接与适配连接与适配功能仿真功能仿真下载下载( (编程编程) ) PLD 设设 计计 流流 程程 图图 设计过程设计过程EXIT 可编程逻辑器件及应用可编程逻辑器件及应用( (1) ) 设计准备设计准备首首先先应应分分析析设设计计要要求求，预预估估电电路路形形式式与与规规模模，从从而而选选择择合合适适的的 PLD 。一一般般所所设设计计电电路路需需用用的的 I/O 端端数数量量和和 GLB 数数量量不不要要超超过过所所选选芯芯片片所所能能提提供供数数量量的的 80% 。然然后后根根据据选选定定的的 PLD 确定应采用何种设计开发工具。确定应采用何种设计开发工具。( (2) ) 设计输入设计输入设设计计输输入入在在软软件件开开发发工工具具上上进进行行。对对于于低低密密度度 PLD ，可可采采用用象象 ABEL 这这样样的的简简单单开开发发软软件件，可可采采用用逻逻辑辑方方程程输输入入方方式式。对对于于高高密密度度 PLD ，可可采采用用逻逻辑辑电电路路图图、VHDL 语语言言 ( (即超高速集成电路硬件描述语言即超高速集成电路硬件描述语言) )和波形图等输入方式。和波形图等输入方式。 设计输入时，应尽量调用设计软件中所提供的元件。设计输入时，应尽量调用设计软件中所提供的元件。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用( (3) ) 设计处理设计处理开开发发软软件件首首先先对对设设计计输输入入的的文文件件进进行行“语语法法检检查查、编编译译和逻辑优化和逻辑优化”。这这一一步步通通过过后后，将将进进行行“连连接接与与适适配配”，其其作作用用是是自自动动进行布局布线设计。进行布局布线设计。“连连接接与与适适配配”通通过过后后，将将产产生生标标准准 JEDEC 文文件件。并并自动生成一个有关设计信息的设计报告。自动生成一个有关设计信息的设计报告。它是按电子器件工程联合协会所制定的标它是按电子器件工程联合协会所制定的标准格式编写的关于器件编程信息的计算机文件，准格式编写的关于器件编程信息的计算机文件，也称也称熔丝图文件熔丝图文件，简称，简称 JED 文件。把它下载文件。把它下载到到 PLD 中，即实现了逻辑电路。中，即实现了逻辑电路。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用( (4) ) 功能仿真功能仿真用以验证逻辑功能。用以验证逻辑功能。( (5) ) 下载下载( (编程编程) )普普通通 PLD 要要用用编编程程器器进进行行下下载载：把把待待编编程程的的器器件件插插入入编编程程器器的的插插座座内内，使使用用编编程程器器配配套套的的编编程程软软件件就就可可以以将将 JEDEC 文文件件写写入入 PLD 芯芯片片。对对于于 ispPLD ，不不需需要要专专用用编编程程器器，把把用用户户电电路路板板通通过过编编程程线线与与微微机机连连接接，利利用用菊菊花花链下载软件，即可对链下载软件，即可对 ispPLD 芯片进行在系统编程。芯片进行在系统编程。 即将即将 JEDEC 文件下载到器件中，使文件下载到器件中，使 PLD 具有所设具有所设计的逻辑功能。计的逻辑功能。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用本章小结本章小结PLD 由由与与阵阵列列、或或阵阵列列和和输输入入输输出出电电路路组组成成。输输入入电电路路主主要要产产生生输输入入变变量量的的原原变变量量和和反反变变量量，并并提提供供一一定定的的输输入入驱驱动动能能力力，与与阵阵列列用用于于产产生生逻逻辑辑函函数数的的乘乘积积项项，或或阵阵列列用用于于获获得得积积之之和和，因因此此，从从原原理理上上讲讲，可可编编程程逻逻辑辑器器件件可可以以实实现现任任何何组组合合逻逻辑辑函函数数。输输出出电电路路可可提提供供多多种种不不同同的的输输出出结结构构，其其中中可可包包含含触触发发器器，从从而而使使 PLD 也能实现时序逻辑功能。也能实现时序逻辑功能。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用PLD 根根据据可可编编程程部部位位不不同同，分分为为半半场场可可编编程程和和全全场场可可编编程程器器件件。 PROM、PAL 和和 GAL 只只有有一一种种阵阵列列可可编编程程，称称为为半半场场可可编编程程逻逻辑辑器器件件，PLA 的的与与阵阵列列和和或或阵阵列列均均可可编编程程，称称为为全全场场可可编编程程逻逻辑辑器器件件。全全场场可可编编程程器器件件由由于于技技术术复复杂杂，价价格格昂昂贵贵，加加上上编编程程软软件件不不够够成成熟熟，因因此此使使用用很很少少。而而半半场场可可编编程程器器件件简简单单、经经济济、编编程程软软件件丰丰富富且且成成熟熟，因因而而应应用用广广泛泛，其其中中最最为为常常用用的的是是 GAL 。 GAL 具具有有可重复编程和输出可组态的优点。可重复编程和输出可组态的优点。EXIT 可编程逻辑器件及应用可编程逻辑器件及应用设计准备设计准备宏元件库宏元件库设计输入设计输入 电路图电路图 程序程序 设计处理设计处理编译与优化编译与优化连接与适配连接与适配功能仿真功能仿真下载下载( (编程编程) ) PLD 设设 计计 流流 程程 图图