第第4 4章章 并行总线扩展技术并行总线扩展技术4.1 4.1 并行总线扩展并行总线扩展4.1.1 4.1.1 并行总线扩展方法并行总线扩展方法 ( (采用三总线结构采用三总线结构) )P0P0口通过口通过地址锁存器地址锁存器作作地址地址/ /数据数据总线复用总线复用. .14.1.2 4.1.2 单片机的最小系统单片机的最小系统片内无片内无ROMROM的单片机的单片机, ,通过地址锁存器和程序通过地址锁存器和程序存储器组构存储器组构最小系统最小系统, ,由由EAEA接地访问外配接地访问外配ROM.ROM.P0P0口和口和P2P2口不能再作口不能再作I/OI/O口使用口使用. .2内带程序存储器的内带程序存储器的5151单片机最小系统单片机最小系统由由EAEA接正访问内部接正访问内部ROM,4ROM,4组并行口均作组并行口均作I/OI/O口口. .要对程序存储器、数据存储器、要对程序存储器、数据存储器、I/OI/O口扩展口扩展, ,仍仍需用三总线方法且需用三总线方法且EAEA接正接正, ,访问访问ROMROM先内后外先内后外. .34.1.3 4.1.3 并行总线的地址译码并行总线的地址译码 ( (选通所扩芯片选通所扩芯片) )1. 1. 线译码法线译码法 ( (又称线选法又称线选法) )由由P2P2口剩余的高端地址线控制所选芯片的片口剩余的高端地址线控制所选芯片的片选端选端, ,片选信号片选信号低低电平有效电平有效. .4图例中的线译码法地址范围图例中的线译码法地址范围* * P2P2口余下的口余下的P2.3P2.3、P2.5P2.5、P2.6P2.6作芯片的片选线作芯片的片选线, ,未用未用到的口线取到的口线取1 1和取和取0 0均可选中芯片均可选中芯片, ,建议未用到的建议未用到的P2P2口线口线悬空或置为悬空或置为1 1状态状态, ,以避免地址重叠以避免地址重叠. .* * 此法适用于被选芯片数目不超过此法适用于被选芯片数目不超过P2P2口线所供片选数口线所供片选数目的场合目的场合, ,硬件电路简单硬件电路简单, ,但地址空间没充分利用但地址空间没充分利用. . 52. 2. 全译码法全译码法 ( (适于芯片数多于适于芯片数多于P2P2片选线片选线) )由由P2P2口剩余的高端地址线通过译码器后作片口剩余的高端地址线通过译码器后作片选线选线, ,常用有常用有3-83-8译码器译码器(3(3线入线入8 8线出线出),4-16),4-16译码器译码器(4(4线入线入1616线出线出) )等等. .6图例中的全译码法地址范围图例中的全译码法地址范围* * 扩展芯片的扩展芯片的地址连续地址连续, ,可最大限度利用该地址空间可最大限度利用该地址空间. . 片选数目不受片选数目不受P2P2剩余口线限制剩余口线限制, ,但需附加但需附加译码电路译码电路. .* * P2 P2口除了提供芯片内部单元寻址的口线之外口除了提供芯片内部单元寻址的口线之外, ,剩余剩余 的的P2P2口线应全部参与译码口线应全部参与译码. .应用中不参与译码的口应用中不参与译码的口 线接线接高电平高电平, ,使其状态固定使其状态固定, ,可避免地址重叠现象可避免地址重叠现象. . 74.2 4.2 常用扩展器件常用扩展器件 (74HC(74HC系列为例系列为例) )4.2.1 84.2.1 8位位D D锁存器锁存器(74HC373)(74HC373)* * LE LE为为高高电平电平, ,输出输出/ /输入输入直通直通;LE;LE变变低低电平电平, ,数据数据锁存锁存. .* * OE OE低低电平时电平时, ,三态门三态门开通开通; ;高高电平时电平时, ,三态门三态门关闭关闭. .* * 并行总线扩展时并行总线扩展时74HC37374HC373作地址锁存作地址锁存, ,输入端输入端1D1D8D8D 连接连接P0P0口口, , 输出端输出端1Q1Q8Q8Q提供低提供低8 8位地址位地址A0A0A7A7, ,控控 制端制端LELE接地址锁存允许信号接地址锁存允许信号ALEALE, ,输出允许端输出允许端OEOE接地接地. . 84.2.2 84.2.2 8位单向总线驱动位单向总线驱动(74HC244)(74HC244)* * 8 8个输入端为个输入端为1A11A11A4 1A4 和和2A12A12A4,82A4,8个输出端为个输出端为 1Y11Y11Y4 1Y4 和和 2Y12Y12Y4. 2Y4. 三态门控制端为三态门控制端为1G1G和和2G2G. . * * 使用时使用时1G1G和和2G2G同时接地同时接地, ,使使8 8个三态门呈开通状态个三态门呈开通状态. .* * 常用来增加单向总线或器件输出线的驱动能力常用来增加单向总线或器件输出线的驱动能力. . 94.2.3 84.2.3 8位双向总线驱动位双向总线驱动(74HC245)(74HC245)* * 8 8位端口位端口A1A1A8A8和和B1B1B8B8可作可作输入输入又可作又可作输出输出端端, ,取取 决于方向控制端决于方向控制端DIRDIR和三态门使能端和三态门使能端G G的联合控制的联合控制. .G G 接高电平呈高阻接高电平呈高阻; ;接接低低电平传输方由电平传输方由DIRDIR电平控制电平控制. . * * P0 P0口属双向传输口口属双向传输口, ,需采用需采用74HC24574HC245双向总线驱动器双向总线驱动器 来增加来增加P0P0口驱动能力口驱动能力. .10总线双向驱动的连接总线双向驱动的连接 ( ( P0P0口双向驱动例口双向驱动例) )* * 使能端使能端G G接地接地, ,驱动器有效驱动器有效, ,片外取指控制线片外取指控制线PSENPSEN和和 RDRD片外读数控制线片外读数控制线, ,经与门连接到方向控制端经与门连接到方向控制端DIRDIR. . * * PSENPSEN或或RDRD变低时变低时, ,与门输出呈与门输出呈DIR=0DIR=0, ,读入外部数据读入外部数据. .* * 其它时间其它时间PSENPSEN和和RDRD均高均高, ,呈呈DIR=1DIR=1, ,数据向外部送出数据向外部送出. .114.2.4 3-84.2.4 3-8译码器译码器(74HC138)(74HC138)三个控制端三个控制端G1G1、G2AG2A、G2BG2B连接为连接为“高、低、低高、低、低”的的电平关系时电平关系时, ,才能有译码输出才能有译码输出, ,否则输出端全部呈否则输出端全部呈高阻状态高阻状态. .具体应用时具体应用时G1G1接正电源接正电源, ,G2AG2A、G2BG2B接地接地. . ( (输入输出逻辑关系图输入输出逻辑关系图) ) 123-83-8译码器逻辑功能译码器逻辑功能(74HC138)(74HC138)注注：输入端：输入端C C为高位为高位,A,A为低位为低位. .134.2.5 4-164.2.5 4-16译码器译码器(74HC154)(74HC154)( (输入输出逻辑关系图输入输出逻辑关系图) ) 两个控制端两个控制端G1G1, ,G2G2接低电平才有译码输出接低电平才有译码输出, ,其余状态其余状态输出端呈高阻状态输出端呈高阻状态, ,逻辑功能见逻辑功能见表表4-44-4( (略略).).全译码法中当所需片选线数目大于全译码法中当所需片选线数目大于8 8时时, ,采用此芯片采用此芯片. . 144.3 4.3 存储器的扩展存储器的扩展 4.3.1 4.3.1 程序存储器的扩展程序存储器的扩展1. 1. 常用的程序存储器扩展芯片常用的程序存储器扩展芯片15有两类芯片有两类芯片, ,一类为一类为EPROMEPROM, ,如如a)a)和和b)b), , 数据用数据用紫外光擦除紫外光擦除. .一类为一类为E E2 2PROMPROM, ,如如c)c), ,数据电擦写数据电擦写. . 2. EPROM2. EPROM程序存储器的扩展程序存储器的扩展 配备有三总线接口配备有三总线接口. . * * 地址总线数地址总线数N N和芯片字节量和芯片字节量M M有关系有关系: :2 2N N=M=M. . * * 数据总线为数据总线为D0D0D7D7共共8 8条条. . * * 控制总线含片选线控制总线含片选线CECE, ,输出允许线输出允许线OEOE. .注注: :图中正电源图中正电源VCCVCC和地和地GNDGND通常隐含通常隐含, ,不标出不标出. . 程序存储器的程序存储器的扩展扩展遵循遵循4.14.1节并行总线扩节并行总线扩 展原则展原则, ,可采用线译码法或全译码法可采用线译码法或全译码法. .16程序存储器扩展电路实例程序存储器扩展电路实例 ( (三片三片27C64)27C64)P2P2高端口线接片选高端口线接片选CECE, ,PSENPSEN取址允许线接输出取址允许线接输出允许允许OEOE, ,EAEA接接+5V,+5V,适于内带适于内带ROMROM单片机单片机, ,地址范地址范围围: :0000H0000H1FFFH1FFFH、2000H2000H3FFFH3FFFH、6000H6000H7FFFH 7FFFH 173. 3. 并行并行E E2 2PROMPROM程序存储器的扩展程序存储器的扩展 (28C17A)(28C17A)在线电擦写在线电擦写, ,断电数据保留断电数据保留. .可用作可用作ROM,ROM,OEOE端由端由PSENPSEN控制控制; ;或用作或用作RAM,RAM,写写WEWE端由端由WRWR控制控制. .写入时写入时间间16MS16MS, ,由由P1.0P1.0判断判断RDY/BUSYRDY/BUSY脚从低变高完成脚从低变高完成. .18写写2817A(1)2817A(1)的汇编参考程序例：的汇编参考程序例：P2.3P2.3为为0 0时片选有效时片选有效, ,首地址为首地址为F000H,F000H,连续写入连续写入1010个单元的个单元的“6 6”. . MOV DPTR MOV DPTR，#0F000H #0F000H ；设定数据指针设定数据指针 MOV R0MOV R0，#10 #10 ；单元计数初值单元计数初值 MOV AMOV A，6 6 ；装入数据装入数据LOOPLOOP： MOVX MOVX DPTRDPTR，A A ；对对28C17A28C17A写操作写操作LOOP1LOOP1：JNB P1.0JNB P1.0，LOOP1 LOOP1 ；查查RDY/BUSYRDY/BUSY低等待低等待 INC DPTR INC DPTR ；增加数据指针增加数据指针 DJNZ R0DJNZ R0，LOOP LOOP ；数据未写完数据未写完, ,循环循环 RET RET ；子程序返回子程序返回194.3.2 4.3.2 数据存储器的扩展数据存储器的扩展1. 1. 常用数据存储器扩展芯片常用数据存储器扩展芯片 (2KB,8KB(2KB,8KB例例) )数据存储器数据存储器RAMRAM与与ROMROM差别是多了写允许线差别是多了写允许线WEWE. .202. 2. 静态数据存储器的扩展静态数据存储器的扩展(2KB,8KB(2KB,8KB例例) )遵循三总线扩展原则遵循三总线扩展原则, ,芯片写允许芯片写允许WEWE、读允许、读允许OEOE线分别接单片机的写控制线分别接单片机的写控制WRWR、读控制、读控制RDRD线线. .21a)a)读操作时序读操作时序 (2(2机器周期指令机器周期指令, S, S态含态含2 2相相) ) * * 地址锁存允许信号地址锁存允许信号ALEALE从低电平变为高电平从低电平变为高电平, , 开始读周期开始读周期. . ALEALE高电平时高电平时, ,低低8 8位地址有效位地址有效. .* * 图中图中(1)(1)表示机器周期表示机器周期1 1的的S2S2状态状态, ,由由ALEALE下降下降 沿锁存低沿锁存低8 8位地址后位地址后,P0,P0口浮空口浮空. .* * 图中图中(2)(2)(3)(3)表示机器周期表示机器周期1 1的的S4S4S6S6状态状态, ,读读 信号信号RDRD低电平有效时低电平有效时,P0,P0口转为输入方式口转为输入方式, ,同同 时外部数据存储器被选通时外部数据存储器被选通. . * * 上升沿时存储单元的数据输入上升沿时存储单元的数据输入P0P0口口, ,并由并由CPUCPU 读入累加器读入累加器, ,然后然后P0P0口浮空口浮空. .* * 读周期取指控制线读周期取指控制线PSENPSEN不起作用不起作用, ,呈高电平呈高电平. .22b b) )写操作时序写操作时序 (2(2机器周期指令机器周期指令, S, S态含态含2 2相相) ) * * 地址锁存允许信号地址锁存允许信号ALEALE从低电平变为高电平从低电平变为高电平, , 开始写周期开始写周期. .ALEALE高电平时高电平时, ,低低8 8位地址有效位地址有效. .23* * 图中图中(1)(1)表示机器周期表示机器周期1 1的的S2S2状态状态, ,由由ALEALE下降下降 沿锁存低沿锁存低8 8位地址后位地址后,P0,P0口释放作为数据线口释放作为数据线. . * * 图中图中(2)(2)(3)(3)表示机器周期表示机器周期1 1的的S4S4S6S6状态状态, ,写写 信号信号WRWR低电平有效时低电平有效时, ,累加器累加器A A的数据从的数据从P0P0口口 输出输出. .* * 在在WRWR的上升沿把数据写入外部数据存储器的上升沿把数据写入外部数据存储器. . * * 写周期取指控制线写周期取指控制线PSENPSEN不起作用不起作用, , 呈高电平呈高电平 状态状态. .注注: :可见可见取指令取指令操作和操作和读读/ /写写操作不会发生冲突操作不会发生冲突. . 24数据存储器扩展电路实例数据存储器扩展电路实例 ( (四片四片62C64)62C64)芯片有两种极性片选芯片有两种极性片选, ,常取常取CE1CE1作低有效片选作低有效片选, ,CE2CE2接接高电平高电平.74HC138.74HC138作译码器作译码器, ,地址范围地址范围: : 0000H0000H1FFFH,1FFFH,2000H2000H3FFFH, 4000H3FFFH, 4000H5FFFH, 6000H5FFFH, 6000H7FFFH.7FFFH.254.3.3 4.3.3 混合存储器的扩展混合存储器的扩展 ( (含含ROMROM和和RAM)RAM)把一片把一片ROMROM和一片和一片RAMRAM的片选线连在一起的片选线连在一起, ,共同由单片共同由单片机一根地址线来控制机一根地址线来控制, ,使两芯片同时被选通使两芯片同时被选通, , 由于由于取取指指和和读读/ /写写指令不同指令不同, ,不会混乱不会混乱, ,节省一半地址控制线节省一半地址控制线. .264.4 I/O4.4 I/O口扩展口扩展 * * I/O I/O口扩展占用了口扩展占用了RAMRAM地址范围地址范围, ,需统一编址需统一编址. .* * 常用常用TTLTTL或或CMOSCMOS锁存器、三态缓冲器作锁存器、三态缓冲器作 I/OI/O 口扩展芯片口扩展芯片, ,由由P0P0口分时使用口分时使用. .* * 芯片选择和电路的扩展遵循芯片选择和电路的扩展遵循“输入经三态输入经三态缓缓 冲冲, ,输出需端口锁存输出需端口锁存”的原则的原则. . * * 数据的输入、输出由单片机的读数据的输入、输出由单片机的读( (RDRD) ) 和写和写 ( (WRWR) )信号线进行控制信号线进行控制. .* * 多芯片需用多芯片需用P2P2口进行片选控制口进行片选控制, , 把读把读/ /写线写线 和片选线由简单的和片选线由简单的门电路门电路联合控制联合控制, ,使芯片使芯片 在地址选通的同时也完成输入、输出操作在地址选通的同时也完成输入、输出操作. . 274.4.1 4.4.1 锁存器扩展输出口锁存器扩展输出口* * 芯片带有输出允许控制功能芯片带有输出允许控制功能, , 输入端输入端1D1D8D,8D, 输出端输出端1Q1Q8Q,8Q,时钟控制端时钟控制端CLK,CLK,锁存允许端锁存允许端G G. .* * 片选线片选线G G=0=0选中芯片选中芯片, ,输入数据在输入数据在CLKCLK上升沿上升沿 被锁存被锁存, ,输出端输出端Q Q保持输入端保持输入端D D数据数据. . 28用用P2.0P2.0连接片选线连接片选线G G,P2.0=0,P2.0=0的任何地址均可选的任何地址均可选中芯片中芯片( (现取口地址现取口地址FEFFHFEFFH).).由写控制线由写控制线WRWR提供提供CLKCLK控制脉冲控制脉冲, ,写操作一次输出一次数据写操作一次输出一次数据. .扩展电路的考虑依据扩展电路的考虑依据 ( (见图见图b)b)参考程序：参考程序：MOV DPTRMOV DPTR，#0FEFFH #0FEFFH ；数据指针指向芯片出口数据指针指向芯片出口MOV AMOV A，#data #data ；数据送入累加器数据送入累加器MOVX MOVX DPTRDPTR，A A ；向输出口芯片送出数据向输出口芯片送出数据 P0 P0口可同时扩展更多的输出口芯片口可同时扩展更多的输出口芯片, ,但需考虑但需考虑芯片的片选控制线数目以及芯片的片选控制线数目以及P0P0口的负载能力口的负载能力. . 294.4.2 4.4.2 锁存器扩展输入口锁存器扩展输入口* * 芯片带有输出三态门芯片带有输出三态门, ,锁存外部快速设备的锁存外部快速设备的 输出数据输出数据, ,以免丢失以免丢失. .输出端输出端1Q1Q8Q8Q接接P0P0口口. . * * 锁存脉冲由锁存脉冲由外部外部提供给锁存控制端提供给锁存控制端LELE. .用读用读 操作线操作线RDRD控制芯片的输出允许端控制芯片的输出允许端OEOE. . 30扩展电路的考虑依据扩展电路的考虑依据 ( (见图见图b)b)* * 因因P0P0口还可与其他芯片共用口还可与其他芯片共用,74HC373,74HC373无数据无数据输出时应呈高阻隔离态输出时应呈高阻隔离态, , 所以所以OEOE接读控制线接读控制线RDRD, ,不读操作时不读操作时RDRD为高电平为高电平, , 输出允许端输出允许端OEOE无作用无作用. .* * 用用P2.7P2.70 0 作芯片地址作芯片地址( (如如7FFFH7FFFH),),可用逻辑可用逻辑“或或”门电路实现门电路实现RDRD与与芯片输出允许端芯片输出允许端OEOE的的联联合合控制控制, ,当当RDRD和和P2.7P2.7同为低电平时同为低电平时, ,可对芯片寻址可对芯片寻址和读操作和读操作. . 读操作参考程序：读操作参考程序：MOV DPTRMOV DPTR，#7FFFH #7FFFH ；数据指针指向芯片入口数据指针指向芯片入口MOVX AMOVX A，DPTR DPTR ；从输入口芯片输入数据从输入口芯片输入数据314.4.3 4.4.3 三态门扩展输入口三态门扩展输入口* * 双四路单向三态缓冲器双四路单向三态缓冲器, ,接收外部慢速设备接收外部慢速设备的输出数据的输出数据. .用用P2.7P2.70 0作芯片地址作芯片地址( (如如7FFFH7FFFH),),用读控制线用读控制线RDRD通过通过“或或”门联合控制门联合控制1G1G和和2G2G, ,可可同时对芯片寻址和读操作同时对芯片寻址和读操作, ,其余情况呈高阻其余情况呈高阻. . 32读操作参考语句：读操作参考语句：MOV DPTRMOV DPTR，#7FFFH #7FFFH ；数据指针指向芯片入口数据指针指向芯片入口MOVX AMOVX A，DPTR DPTR ；从输入口芯片输入数据从输入口芯片输入数据4.4.4 I/O4.4.4 I/O口的混合扩展口的混合扩展1. 1. 多片输入口的扩展多片输入口的扩展 (16(16个个74HC24474HC244例例) )* * 用用4-164-16译码器的输出译码器的输出, ,控制各芯片的控制各芯片的1G 1G 和和2G2G, , 4 4位输入端由锁存器的输出来控制位输入端由锁存器的输出来控制, ,用单片机用单片机 的的ALEALE把把P0P0信号锁存后取低信号锁存后取低4 4位来译码位来译码. .* * 用用8 8或或1616位数据指针执行外部读指令位数据指针执行外部读指令, ,被选通被选通 的芯片便把外部信号经的芯片便把外部信号经P0P0口送入累加器口送入累加器A A. .33* * 用用8 8位指针外部读指令：位指针外部读指令：MOVX A, MOVX A, RiRi 芯片片选地址：芯片片选地址：00H00H0FH0FH至至F0HF0HFFHFFH * * 用用1616位指针外部读指令：位指针外部读指令：MOVX A, MOVX A, DPTRDPTR 片选地址：片选地址：0000H0000H000FH000FH、FFF0HFFF0HFFFFHFFFFH 342. 2. 片外片外RAMRAM与输入口的混合扩展与输入口的混合扩展 * * P1.7P1.7和读操作和读操作RDRD联合或门联合或门1 1, ,控制控制62C25662C256的片选的片选CECE. .* * P1.7 P1.7经反相器经反相器3 3和和RDRD联合或门联合或门2 2, ,控制控制373373的输出的输出OEOE. .35* * 用位指令使用位指令使P1.7P1.70,0,选通选通62C25662C256；P1.7P1.71 1 时时, ,经反相器选通扩展的经反相器选通扩展的74HC37374HC373. . * * 芯片芯片62C25662C256占用占用1515条地址线条地址线, , 若把未用到的若把未用到的 P2.7P2.7悬空为悬空为1 1, ,则寻址范围为则寻址范围为 8000H8000HFFFFH,FFFFH, 而扩展的而扩展的74HC373 74HC373 可用该范围中的可用该范围中的任一地址任一地址. .* * 需从外部输入信号中把一路选通信号连接到需从外部输入信号中把一路选通信号连接到 74HC37374HC373的锁存允许端的锁存允许端LELE, ,在在低低电平时锁存外电平时锁存外 部输入信号部输入信号. .* * 因芯片无查询口线因芯片无查询口线, , 把锁存端把锁存端LELE接单片机外接单片机外 中断中断INT1INT1, ,以中断方式由以中断方式由P0P0口读输入口数据口读输入口数据. . 363. 3. 输入口和输出口同时扩展输入口和输出口同时扩展 P0P0口扩展输入口口扩展输入口( (74HC37374HC373) )和输出口和输出口( (74HC57374HC573) )* * 扩展输入口扩展输入口LELE接高电平不锁存接高电平不锁存, , P2.7P2.7和和RDRD经经 或门或门1 1联合控制输出端联合控制输出端OEOE, ,实现实现片选片选和和读读操作操作. . 37* * 扩展输出口扩展输出口OEOE接地允许输出接地允许输出, ,P2.7P2.7和和WRWR经或经或 门门2 2联合控制锁存端联合控制锁存端LELE, ,实现实现片选片选和和写写操作操作. .* * 写操作期写操作期LELE端为高电平端为高电平, ,允许芯片的输出数允许芯片的输出数 据变换据变换; ;其余时间其余时间低低电平电平, ,输出数据被输出数据被锁存锁存. . 注注: 74HC573: 74HC573的的8 8位输入位输入/ /输出引脚对称地分布输出引脚对称地分布 在封装的在封装的两侧两侧, ,有利于电路板的排版布线有利于电路板的排版布线. . 384. 4. 串串- -并变换方式扩展并变换方式扩展I/OI/O口口 * * 串并变换属于利用串行口的发串并变换属于利用串行口的发/ /收收 控制线控制线, , 通过外接的串通过外接的串- -并变换芯片并变换芯片 扩展为并行输出扩展为并行输出 口口, ,或通过外接的并或通过外接的并- -串变换芯片把外部并行串变换芯片把外部并行 输入口变为串行口输入口变为串行口( (见见3.3.33.3.3节节).).* * 综上所述综上所述, ,通过通过 TTLTTL和和 CMOSCMOS系列芯片的技术系列芯片的技术 手册了解逻辑功能手册了解逻辑功能, , 灵活运用锁存器芯片和灵活运用锁存器芯片和 带三态缓冲器芯片带三态缓冲器芯片, , 并结合逻辑门电路进行并结合逻辑门电路进行 联合控制联合控制, , 可设计出由可设计出由P0P0口扩展的各种结构口扩展的各种结构 简单和灵活多变的并行简单和灵活多变的并行I/OI/O口应用电路口应用电路. . 39下续第下续第5 5章章40