电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda半导体制造技术半导体制造技术半导体制造技术半导体制造技术西安交通大学微电子技术教研室西安交通大学微电子技术教研室西安交通大学微电子技术教研室西安交通大学微电子技术教研室第十七章第十七章第十七章第十七章 COMSCOMS IC IC 制造工艺流程制造工艺流程制造工艺流程制造工艺流程 1电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda目目 标标通过本章的学习，将能够：通过本章的学习，将能够：1. 画出典型的亚微米 CMOS IC 制造流程图；2. 描述 CMOS 制造工艺14个步骤的主要目的；4. 讨论每一步 CMOS 制造流程的关键工艺。 2电信学院微电子教研室半导体制造技术by Michael Quirk and Julian SerdaCMOS工艺流程中的主要制造步骤工艺流程中的主要制造步骤Figure 9.1 Oxidation(Field oxide)Silicon substrateSilicon dioxideSilicon dioxideoxygenPhotoresistDevelopoxideoxidePhotoresistCoatingphotoresistphotoresistMask-WaferAlignment and ExposureMaskUV lightExposed PhotoresistexposedexposedphotoresistphotoresistGGSDActive Regionstop nitridetop nitrideSDGGsilicon nitridesilicon nitrideNitrideDepositionContact holesSDGGContactEtchIon ImplantationresistresistresistoxoxDGScanning ion beamSMetal Deposition and EtchdrainSDGGMetal contacts PolysiliconDepositionpolysiliconpolysiliconSilane gasDopant gasOxidation(Gate oxide)gate oxidegate oxideoxygenPhotoresistStripoxideoxideRF PowerRF PowerIonized oxygen gasOxideEtchphotoresistphotoresistoxideoxideRF PowerRF Power Ionized CF4 gasPolysiliconMask and EtchRF PowerRF PoweroxideoxideoxideIonized CCl4 gaspoly gatepoly gateRF PowerRF Power3电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda1. 双井工艺2. 浅槽隔离工艺 3. 多晶硅栅结构工艺4. 轻掺杂漏(LDD)注入工艺5. 侧墙的形成 6. 源/漏（S/D）注入工艺7. 接触孔的形成8. 局部互连工艺9. 通孔1和金属塞1的形成10. 金属1互连的形成11. 通孔2和金属2的形成12. 金属2互连的形成13. 制作金属3、压点及合金14. 参数测试Passivation layerBonding pad metalp+ Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layerpp+ILD-6LI metalViapp+pp+n+n+n+2314567891011121314CMOS 制作步骤 4电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda一、双井工艺一、双井工艺n-well Formation 1）外延生长）外延生长2）厚氧化生长）厚氧化生长 保护外延层免受污染；阻止了在注保护外延层免受污染；阻止了在注入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助于控制注入过程中杂质的注入深度。于控制注入过程中杂质的注入深度。3）第一层掩膜）第一层掩膜4）n井注入（高能）井注入（高能）5）退火）退火Figure 9.8 5电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serdap-well Formation1）第二层掩膜）第二层掩膜2） P井注入井注入(高能高能)3）退火）退火Figure 9.9 6电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda二、浅曹隔离工艺二、浅曹隔离工艺STI 槽刻蚀1）隔离氧化层2）氮化物淀积3）第三层掩膜，浅曹隔离4）STI槽刻蚀（氮化硅的作用：坚固的掩膜材料，有助于在STI氧化物淀积过程中保护有源区；在CMP中充当抛光的阻挡材料。）Figure 9.10 7电信学院微电子教研室半导体制造技术by Michael Quirk and Julian SerdaSTI Oxide Fill1）沟槽衬垫氧化硅2）沟槽CVD氧化物填充Figure 9.11 8电信学院微电子教研室半导体制造技术by Michael Quirk and Julian SerdaSTI Formation1）浅曹氧化物抛光（化学机械抛光）2）氮化物去除Figure 9.12 9电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda三、Poly Gate Structure Process 晶体管中栅结构的制作是流程当中最关键的一步，因为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成，而后者是整个集成电路工艺中物理尺度最小的结构。1）栅氧化层的生长2）多晶硅淀积3）第四层掩膜，多晶硅栅4）多晶硅栅刻蚀Figure 9.13 10电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda四、轻掺杂；漏注入工艺四、轻掺杂；漏注入工艺 随着栅的宽度不断减小，栅下的沟道长度也不断减小。这就增加源漏间电荷穿通的可能性，并引起不希望的沟道漏电流。LDD工艺就是为了减少这些沟道漏电流的发生。 n- - LDD Implant1）第五层研磨）第五层研磨2） n-LDD注入（低能量，浅结）注入（低能量，浅结）Figure 9.14 11电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serdap- - LDD Implant1）第六层掩膜）第六层掩膜2）P- 轻掺杂漏注入（低能量，浅结）轻掺杂漏注入（低能量，浅结）Figure 9.15 12电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda五、侧墙的形成五、侧墙的形成 侧墙用来环绕多晶硅栅，防止更大剂量的源漏（S/D）注入过于接近沟道以致可能发生的源漏穿通。1）淀积二氧化硅2）二氧化硅反刻Figure 9.16 13电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda六、源六、源/漏注入工艺漏注入工艺n+ Source/Drain Implant1）第七层掩膜2）n+源/漏注入Figure 9.17 14电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serdap+ Source/Drain Implant1)第八层掩膜2）P源漏注入（中等能量）3）退火Figure 9.18 15电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda七、接触（孔）的形成七、接触（孔）的形成钛金属接触的主要步骤钛金属接触的主要步骤1）钛的淀积）钛的淀积2）退火）退火3）刻蚀金属钛）刻蚀金属钛Figure 9.19 16电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda八、局部互连工艺八、局部互连工艺LI 氧化硅介质的形成氧化硅介质的形成1）氮化硅化学气相淀积2）掺杂氧化物的化学气相淀积3）氧化层抛光（CMP）4）第九层掩膜，局部互连刻蚀Figure 9.21 17电信学院微电子教研室半导体制造技术by Michael Quirk and Julian SerdaLI 金属的形成金属的形成1) 金属钛淀积（PVD工艺）2）氮化钛淀积3）钨淀积4）磨抛钨(化学机械工艺平坦化)Figure 9.22 18电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda作为嵌入作为嵌入LI金属的介质的金属的介质的LI氧化硅氧化硅19电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda九、通孔九、通孔1和钨塞和钨塞1的形成的形成通孔通孔1 形成形成1）第一层层间介质氧化物淀积）第一层层间介质氧化物淀积2）氧化物磨抛）氧化物磨抛3）第十层掩膜，第一层层间介质刻蚀）第十层掩膜，第一层层间介质刻蚀Figure 9.23 20电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda钨塞钨塞1 的形成的形成1）金属淀积钛阻挡层（）金属淀积钛阻挡层（PVD）2）淀积氮化钛（）淀积氮化钛（CVD）3）淀积钨（）淀积钨（CVD）4）磨抛钨）磨抛钨Figure 9.24 21电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda多晶硅、钨多晶硅、钨 LI 和钨塞的和钨塞的SEM显微照片显微照片 PolysiliconTungsten LITungsten plugMag. 17,000 XPhoto 9.4 22电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda十、第一层金属互连的形成十、第一层金属互连的形成1）金属钛阻挡层淀积（）金属钛阻挡层淀积（PVD）2）淀积铝铜合金（）淀积铝铜合金（PVD）3）淀积氮化钛（）淀积氮化钛（PVD）4）第十一层掩膜，金属刻蚀）第十一层掩膜，金属刻蚀Figure 9.25 23电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda第一套钨通孔上第一层金属第一套钨通孔上第一层金属的的SEM显微照片显微照片Micrograph courtesy of Integrated Circuit EngineeringTiN metal capMag. 17,000 XTungsten plugMetal 1, AlPhoto 9.5 24电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda十一、通孔十一、通孔2和钨塞和钨塞2的形成的形成制作通孔制作通孔2的主要步骤的主要步骤1）ILD-2间隙填充间隙填充2）ILD-2氧化物淀积氧化物淀积3）ILD-2氧化物平坦化氧化物平坦化4）第十二层掩膜，）第十二层掩膜，ILD-2刻蚀刻蚀Figure 9.26 25电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda制作第二层钨塞的主要步骤制作第二层钨塞的主要步骤1）金属淀积钛阻挡层）金属淀积钛阻挡层(PVD)2）淀积氮化钛）淀积氮化钛(CVD)3）淀积钨（）淀积钨（CVD）4）磨抛钨）磨抛钨Figure 9.27 26电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda第一套钨通孔上第一层金属第一套钨通孔上第一层金属的的SEM显微照片显微照片Micrograph courtesy of Integrated Circuit EngineeringTiN metal capMag. 17,000 XTungsten plugMetal 1, Al27电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda十二、第二层金属互连的形成十二、第二层金属互连的形成1）淀积、刻蚀金属）淀积、刻蚀金属22）填充第三层层间介质间隙）填充第三层层间介质间隙3）淀积、平坦化）淀积、平坦化ILD-3氧化物氧化物4）刻蚀通孔）刻蚀通孔3，淀积钛，淀积钛/氮化钛、钨，平坦化氮化钛、钨，平坦化Figure 9.28 28电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda十三、制作第三层金属直到制作压点和合金十三、制作第三层金属直到制作压点和合金 重复工艺制作第三层和第四层金属后，完成第四层金属的刻蚀，紧接着利用薄膜工艺淀积第五层层间介质氧化物（ILD-5）(见下图)。由于所刻印的结构比先前工艺中形成的0.25m尺寸要大很多，所以这一层介质不需要化学机械抛光。 工艺的最后一步包括再次生长二氧化硅层（第六层层间介质）以及随后生长顶层氮化硅。这一层氮化硅称为钝化层。其目的是保护产品免受潮气、划伤以及沾污的影响。十四、参数测试十四、参数测试29电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda十四、参数测试十四、参数测试 硅片要进行两次测试以确定产品的功能可靠性：第一次测试在首层金属刻蚀完成后进行，第二次是在完成芯片制造的最后一步工艺后进行。30电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda整个整个 0.18 m mm的的CMOS 剖面剖面Figure 9.29 Passivation layerBonding pad metalp+ Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layerpp+n+ILD-6LI metalViapp+pp+n+n+31电信学院微电子教研室半导体制造技术by Michael Quirk and Julian Serda微处理器剖面的微处理器剖面的SEM 显微照片显微照片Micrograph courtesy of Integrated Circuit EngineeringMag. 18,250 XPhoto 9.6 32