第四章第四章 内存储器接口的基本技术内存储器接口的基本技术教学内容教学内容（2学时）学时） 存储器的分类、指标和系统结构的概念存储器的分类、指标和系统结构的概念 内存条技术的发展内存条技术的发展半导体存储器的主要技术指标半导体存储器的主要技术指标 常用半导体存储器常用半导体存储器2114、2716、2164芯片的工作原理及技术指标和特点芯片的工作原理及技术指标和特点教学目标教学目标 熟悉半导体存储器的工作原理和应用情况熟悉半导体存储器的工作原理和应用情况 掌握常用半导体存储器芯片的技术指标掌握常用半导体存储器芯片的技术指标教学重点及难点教学重点及难点半导体存储器的分类半导体存储器的分类常用半导体存储器芯片的技术指标和特点常用半导体存储器芯片的技术指标和特点半导体存储器芯片的工作原理（难点）半导体存储器芯片的工作原理（难点）v存存储储器器是是计计算算机机系系统统中中必必不不可可少少的的组组成成部部分分，用用来来存存放放计计算机系统工作时所用的信息算机系统工作时所用的信息程序和数据程序和数据。v分分为为内内存存储储器器(简简称称内内存存)和和外外存存储储器器(简简称称外外存存)，内内存存储储器器又又称称为为主主存存储储器器(简简称称主主存存)，外外存存储储器器又又称称为为辅辅助助存存储储器器(简称辅存简称辅存)。v内内存存储储器器通通常常是是由由半半导导体体存存储储器器组组成成，而而外外存存储储器器的的种种类类较多，通常包括磁盘存储器、光盘存储器及磁带存储器等。较多，通常包括磁盘存储器、光盘存储器及磁带存储器等。4.1 三种典型的半导体存储芯片 4.1.1 存储器的分类MOS内存储器内存储器ROMRAM双极型双极型静态静态SRAM 动态动态DRAM 掩膜掩膜 ROM 可编程可编程 PROM 光可擦写光可擦写 EPROM电可擦除式电可擦除式 EEPROM半导体存储器半导体存储器半导体存储器半导体存储器( (内存储器）分类内存储器）分类内存储器）分类内存储器）分类半导体存储器v半半导导体体存存储储器器从从使使用用功功能能上上来来分分，可可分分为为：读读写写存存储储器器RAM（Random Access Memory）又又称称为为随随机机存存取取存存储储器器；只只读读存存储储器器ROM（Read Only Memory）两类。）两类。 RAMRAM主要用来存放各种现场的输入、输出数据，中间主要用来存放各种现场的输入、输出数据，中间主要用来存放各种现场的输入、输出数据，中间主要用来存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。它的存储单计算结果，与外存交换的信息和作堆栈用。它的存储单计算结果，与外存交换的信息和作堆栈用。它的存储单计算结果，与外存交换的信息和作堆栈用。它的存储单元的内容按需要既可以读出，也可以写入或改写。元的内容按需要既可以读出，也可以写入或改写。元的内容按需要既可以读出，也可以写入或改写。元的内容按需要既可以读出，也可以写入或改写。 ROMROM的的的的信信信信息息息息在在在在使使使使用用用用时时时时是是是是不不不不能能能能改改改改变变变变的的的的，也也也也即即即即只只只只能能能能读读读读出出出出，不不不不能能能能写写写写入入入入故故故故一一一一般般般般用用用用来来来来存存存存放放放放固固固固定定定定的的的的程程程程序序序序，如如如如微微微微型型型型机机机机的的的的管管管管理理理理、监控程序，汇编程序等，以及存放各种常数、函数表等监控程序，汇编程序等，以及存放各种常数、函数表等监控程序，汇编程序等，以及存放各种常数、函数表等监控程序，汇编程序等，以及存放各种常数、函数表等。一、一、 RAM特点：特点：1）存储单元信息能读能写；）存储单元信息能读能写； 2）任意单元读写时间基本一致；）任意单元读写时间基本一致； 3）断电后信息立即消失）断电后信息立即消失1 1双极型双极型双极型双极型RAMRAM的特点的特点的特点的特点 ( (了解了解了解了解) )（1 1）存取）存取）存取）存取速度速度速度速度高。高。高。高。（2 2）以晶体管的触发器（）以晶体管的触发器（）以晶体管的触发器（）以晶体管的触发器（F-FFlip-FlopF-FFlip-Flop）作为基本存储）作为基本存储）作为基本存储）作为基本存储 电路，故管子较多。电路，故管子较多。电路，故管子较多。电路，故管子较多。（3 3）集成度集成度集成度集成度较低（与较低（与较低（与较低（与MOSMOS相比）。相比）。相比）。相比）。（4 4）功耗功耗功耗功耗大。大。大。大。（5 5）成本成本成本成本高。高。高。高。所以，双极型所以，双极型所以，双极型所以，双极型RAMRAM主要用在速度要求较高的微型机中或作为主要用在速度要求较高的微型机中或作为主要用在速度要求较高的微型机中或作为主要用在速度要求较高的微型机中或作为cachecache。vv2 2MOS RAMMOS RAMv可分为静态（可分为静态（Static）RAM（有时用（有时用SRAM表示）和动态表示）和动态（Dynamic）RAM（有时用（有时用DRAM表示）两种。表示）两种。v（1）SRAM的特点的特点v6管构成的触发器作为基本存储电路。管构成的触发器作为基本存储电路。v集成度高于双极型，但低于动态集成度高于双极型，但低于动态RAM。v不需要刷新不需要刷新，故可省去刷新电路。，故可省去刷新电路。v功耗功耗比双极型的低，但比动态比双极型的低，但比动态RAM高。高。v易于用电池作为后备电源（易于用电池作为后备电源（RAM的一个重大问题是当电源去掉后，的一个重大问题是当电源去掉后，RAM中的信息就会丢失。为了解决这个问题，就要求当交流电源掉中的信息就会丢失。为了解决这个问题，就要求当交流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，以保持电时，能自动地转换到一个用电池供电的低压后备电源，以保持RAM中的信息）。中的信息）。v存取速度存取速度较动态较动态RAM快。快。v（2）DRAM的特点的特点v 基本存储电路基本存储电路用单管线路组成（利用分布的电容来保存信息）。用单管线路组成（利用分布的电容来保存信息）。v 集成度集成度高。高。v 比静态比静态RAM的的功耗功耗更低。更低。v 价格比静态便宜。价格比静态便宜。v 因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，故因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，故需要定时刷新需要定时刷新。典型的是要求每隔。典型的是要求每隔1ms刷新一遍。刷新一遍。二、二、ROM特点：特点：1)存储单元的信息只能读，不能写；存储单元的信息只能读，不能写； 2)掉电后信息不丢失掉电后信息不丢失1）掩模）掩模ROMv早早期期的的ROM由由半半导导体体厂厂按按照照某某种种固固定定线线路路制制造造的的，制制造造好好以以后后就就只只能读不能改变。能读不能改变。2）可编程序的只读存储器）可编程序的只读存储器PROM（Programmable ROM）v为为了了便便于于用用户户根根据据自自己己的的需需要要来来写写ROM，就就发发展展了了一一种种PROM，可可由用户对它进行编程，但这种由用户对它进行编程，但这种ROM用户只能写一次。用户只能写一次。3）可擦去的可编程只读存储器）可擦去的可编程只读存储器EPROM（Erasable PROM)vEPROM可可以以由由用用户户自自行行写写入入，信信息息可可以以用用紫紫外外线线灯灯照照射射擦擦出出；UVEPROM的的写写入入速速度度较较慢慢，而而且且需需要要一一些些额额外外条条件件，故故使使用用时时仍仍作为只读存储器来用。作为只读存储器来用。4）电可擦去的可编程只读存储器）电可擦去的可编程只读存储器EEPROM （Electrically EPROM）v可用电信号进行擦出和改写的存储器。可用电信号进行擦出和改写的存储器。 三、闪速存储器v特点：快擦型、非挥发性存储器v用途：便携式计算机PC卡存储器（固态硬盘）v 存放主板和显卡上的BIOS（代替EPROM BIOS）v 闪盘（U盘）4.1.2 半导体存储器芯片的发展v内存条芯片的发展（了解）1）使用DRAM；（集成度高、容量大、价格低、存取速度低）2）发展（1）SDRAM（Synchronous DRAM 同步DRAM） 在一个CPU时钟周期内可完成数据的访问和刷新，采用双存储体结构 例：PC133 SDRAM、PC166 SDRAM（2）DDR SDRAM(Double Data Rate SDRAM 双倍数据速率 SDRAM） 允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的2倍例：DDR200 、DDR266（数据传输率：266MHz，时钟频率为其一半）（3）DDR2 SDRAM在DDR基础上新增4位预取（4）DDR3 SDRAM在DDR基础上新增8位预取4.1.3 半导体存储器的结构框图图4-2 内存储器的基本结构1.半导体存储器的基本结构半导体存储器的基本结构2.存储器中的数据组织存储器中的数据组织3.存储字：存储字：计算机系统中作为一个整体一次存放或取出内存储器的数据称为存储计算机系统中作为一个整体一次存放或取出内存储器的数据称为存储字。字。8086/8088系统中系统中 内存是以字节编址的，其地址为最低存储单元的地址内存是以字节编址的，其地址为最低存储单元的地址4.1.4 半导体存储器的主要技术指标v1. 存储容量存储容量v存储器可以容纳的存储器可以容纳的二进制信息量二进制信息量，以存储器中存储地址寄存器，以存储器中存储地址寄存器MAR(地址线数地址线数)的编址数与存储字位数的乘积表示。的编址数与存储字位数的乘积表示。v例如，某存储器芯片的例如，某存储器芯片的MAR为为16位，存储字长为位，存储字长为8位，则其存储容量为位，则其存储容量为216x 8位位=64Kx8b，64K即即16位的编址数；位的编址数；v2. 存储速度存储速度v存取时间存取时间(Acces Time)TA，从启动一次存储器操作，到完成该操作所经历的，从启动一次存储器操作，到完成该操作所经历的时间。例如在存储器读操作时，从给出读命令到所需要的信息稳定在时间。例如在存储器读操作时，从给出读命令到所需要的信息稳定在MDR(存存储数据寄存器储数据寄存器)的输出端之间的时间间隔，即为的输出端之间的时间间隔，即为“存取时间存取时间”;v存储周期存储周期(Memor Cycle)TNc，启动两次独立的存储器操作之间所需的最小时，启动两次独立的存储器操作之间所需的最小时间间隔。通常存储周期间间隔。通常存储周期TMc略大于存取时间略大于存取时间TA。v 存储速度取决于内存储器的具体结构及工作机制。存储速度取决于内存储器的具体结构及工作机制。v3可靠性可靠性v存储器的可靠性用存储器的可靠性用MTBF(MeanTimeBetweenFailures，平均故障间隔时间平均故障间隔时间)来衡量，来衡量，MTBF越长，可靠性越高，内存储器常采用纠错编码技术来延长越长，可靠性越高，内存储器常采用纠错编码技术来延长MTBF以提高可靠性。以提高可靠性。v 另有，性能价格比等另有，性能价格比等1. 存储容量与地址信号线和数据信号线之间的关系存储容量与地址信号线和数据信号线之间的关系例例1：已知存储芯片容量为：已知存储芯片容量为8k*4b，至少需要多少地址线寻址，至少需要多少地址线寻址， 需要多少数据线？需要多少数据线？地址线：地址线：13根；数据线：根；数据线：4根根例例2：已知某：已知某SRAM芯片的地址线芯片的地址线16根、数据线根、数据线8根，根， 求存储芯片容量求存储芯片容量存储芯片容量为存储芯片容量为64k*8b2.已知芯片容量和起始地址，求最大地址。已知芯片容量和起始地址，求最大地址。 因为因为 8k10,0000,0000,0000B=2000H 则：最大地址起始地址芯片容量则：最大地址起始地址芯片容量1 3000H+2000H-1H 4FFFH小知识：小知识：1K=400H 2K=800H 4K=1000H 8K=2000H例例3：已知存储芯片容量为：已知存储芯片容量为8k*4，起始地址为，起始地址为3000H,求最大地址？求最大地址？6116引脚和结构框图引脚和结构框图读读写写242322212019181716151413123456789101112WEOE1. SRAM1. SRAM芯片芯片芯片芯片HM6116HM6116（2K*82K*8）4.1.5 三种半导体存储器芯片简介v HM6116是一种是一种2048x 8位的高速静态位的高速静态MOS随机存取存储器随机存取存储器v 其基本特征是：其基本特征是：v (1)高速度高速度存取时间为存取时间为l00ns120ns150ns200nsv (2)低功耗低功耗运行时为运行时为150mW，空载时为，空载时为100mW；v (3)与与TTL兼容；兼容；v (4)管脚引出与标准的管脚引出与标准的2KX 8的芯片的芯片(例如例如2716芯片芯片)兼容；兼容；v (5)完全静态完全静态无需时钟脉冲与定时选通脉冲无需时钟脉冲与定时选通脉冲。 HM6116芯片的存储容量为芯片的存储容量为2K 8位，片内有位，片内有16384(即即16K)个存储单元，个存储单元，排列成排列成128x128的矩阵，构成的矩阵，构成2K个字，字长个字，字长8位，可构成位，可构成2KB(B字节字节)的内的内存。该芯片有存。该芯片有11条地址线条地址线，双译码方式双译码方式。分成。分成7条行地址线条行地址线A4-A1o，4条列地条列地址线址线Ao-A3； 一个一个11位地址码选中一个位地址码选中一个8位存储字，需有位存储字，需有8条数据线条数据线I/O1I/O8与同一地址的与同一地址的8位存储单元相连，由这位存储单元相连，由这8条数据线进行数据的读出与写入条数据线进行数据的读出与写入2. DRAM Intel 2164A芯片（64K*1）了解2164芯片工作原理芯片工作原理v 片内地址译码特点：片内地址译码特点： 2164A的片内有的片内有64K*1位芯片。有位芯片。有(65536)个内存单元，有个内存单元，有64K个存储地址，每个存储单元存储一位数据，片内要寻址个存储地址，每个存储单元存储一位数据，片内要寻址64K个个单元，需要单元，需要16条地址线条地址线，为了减少封装引脚，地址线分为两部，为了减少封装引脚，地址线分为两部分分行地址和列地址行地址和列地址，芯片的地址引脚只有，芯片的地址引脚只有8条，片内有地条，片内有地址锁存器，可利用址锁存器，可利用外接多路开关外接多路开关，由行地址选通信号，由行地址选通信号RAS将先将先送入的送入的8位行地址送到片内行地址锁存器，然后由列地址选通位行地址送到片内行地址锁存器，然后由列地址选通信号信号CAS将后送入的将后送入的8位列地址送到片内列地址锁存器。位列地址送到片内列地址锁存器。16位位地址信号选中地址信号选中64K个存储单元中的一个单元。个存储单元中的一个单元。 存储阵列特点：存储阵列特点： 2164A芯片中的芯片中的64K存储体由存储体由4个个128*128的存储矩阵的存储矩阵组成组成读写操作特点：读写操作特点： 每个每个128*128的存储矩阵，由的存储矩阵，由7条行地址和条行地址和7条列地址进行选择。条列地址进行选择。7位行地位行地址经过译码产生址经过译码产生128条选择线，分别选择条选择线，分别选择128行中的一行；行中的一行；7位列地址经过位列地址经过译码产生译码产生128条选择线，分别选择条选择线，分别选择128列中的一列。列中的一列。7位行地址位行地址RAo-RA6(即地址总线的即地址总线的Ao-A6)和和7位列地址位列地址CAo-CA6(即地址总线的即地址总线的A8A14)可同可同时选中时选中4个存储矩阵中各一个存储单元，然后由个存储矩阵中各一个存储单元，然后由RA7与与CA7(即地址总线中即地址总线中的的A7和和A1）经）经1：4 I/O门电路选中门电路选中1个单元进行读写。个单元进行读写。刷新操作特点：刷新操作特点： 送入送入7位行地址同时选中位行地址同时选中4个存储矩阵的同一行，即对个存储矩阵的同一行，即对4*128512个存个存储单元同时进行刷新。储单元同时进行刷新。vIntel2164A的数据线是输入和输出分开的，由的数据线是输入和输出分开的，由WE信号信号控制读写。当控制读写。当WE为高电平时，为读出，所选中单元的内为高电平时，为读出，所选中单元的内容经过输出三态缓冲器，从容经过输出三态缓冲器，从DOUT引脚读出；当引脚读出；当WE为低电为低电平时，为写入，平时，为写入，DIN引脚上的内容经过输入三态缓冲器，引脚上的内容经过输入三态缓冲器，对选中单元进行写入。对选中单元进行写入。vIntel2164A芯片芯片无专门的片选信号无专门的片选信号，一般行选通信号，一般行选通信号和列地址选通信号也起到了片选的工作。和列地址选通信号也起到了片选的工作。3. EPROM芯片Intel 2732A（4K*8）2732A的方式选择教学内容教学内容（2学时）学时）存储器系统设计的方法存储器系统设计的方法存储器芯片与存储器芯片与CPU的连接，存储器芯片的位扩充和字扩充方式、地址扩充的连接，存储器芯片的位扩充和字扩充方式、地址扩充教学目标教学目标 要求学生了解为什么要进行存储器扩展要求学生了解为什么要进行存储器扩展 掌握存储器芯片的扩充的常用方法掌握存储器芯片的扩充的常用方法 掌握存储器系统分析方法掌握存储器系统分析方法 了解存储器系统的设计了解存储器系统的设计教学重点及难点教学重点及难点存储器芯片的位存储器芯片的位/字扩充方式的方法及地址分配字扩充方式的方法及地址分配存储器系统设计中地址译码部分的设计与分析（重、难点）存储器系统设计中地址译码部分的设计与分析（重、难点）4.2 内存储器接口的基本技术v设计存储器系统的主要工作，有三部分内容：设计存储器系统的主要工作，有三部分内容：v (1) 地址线的连接地址线的连接可以根据所选用的半导体存储器芯可以根据所选用的半导体存储器芯片地址线的多少，把片地址线的多少，把CPU的地址线分为芯片外的地址线分为芯片外(指存储器指存储器芯片芯片)地址和芯片内的地址，地址和芯片内的地址，片外地址片外地址经地址译码器译码经地址译码器译码后输出，作为存储器芯片的片选信号，用来选中后输出，作为存储器芯片的片选信号，用来选中CPU所要所要访问的存储器芯片。访问的存储器芯片。片内地址线片内地址线直接接到所要访问的存储直接接到所要访问的存储器芯片的地址引脚，器芯片的地址引脚， 用来直接选中该芯片中的一个存储用来直接选中该芯片中的一个存储单元。单元。v (2) 数据线的连接数据线的连接CPU的的8位数据线与存储芯片的地位数据线与存储芯片的地址线相连。址线相连。v (3) 控制线的连接控制线的连接即如何用即如何用CPU的存储器读写信号与的存储器读写信号与存储器芯片的控存储器芯片的控 制信号线连接，以实现对存储器的读写制信号线连接，以实现对存储器的读写操作。以及片选信号线的来连接。操作。以及片选信号线的来连接。4.2.1 8位微型计算机系统中的存储器接口位微型计算机系统中的存储器接口集成译码器及应用-74ls138译码器图 4-10 74LS138译码器的引脚排列和逻辑电路表表4-3 74LS138的功能表的功能表 P131外部译码电路的方法介绍v1.全译码法全译码法v CPU的全部地址线都参加译码，用译码器的的全部地址线都参加译码，用译码器的输出作片选信号。这样，存储器的每个单元都有输出作片选信号。这样，存储器的每个单元都有唯一的确定的地址。唯一的确定的地址。v2.部分译码法部分译码法v 将部分地址线参加译码，用译码器的输出作片将部分地址线参加译码，用译码器的输出作片选信号。有地址重叠。选信号。有地址重叠。v3.线译码法线译码法v 用用cpu地址总线中某一高位线作为存储芯片的地址总线中某一高位线作为存储芯片的片选信号，有地址重叠，不允许地址扩充。片选信号，有地址重叠，不允许地址扩充。（1 1） 线选法分析线选法分析线选法分析线选法分析（P134P134） 存储器分析举例存储器分析举例（设（设CPU的地址总线为的地址总线为16根）根）CE线选法A0A10HM61168088 A17 A16A0A102716A0A10CE11 A19 A18 A17 A16 A15 A14 A13 A12 A11A10 A0 SRAMEPROM x x 1 0 x x x x x 0 0 x x 1 0 x x x x x 1 1 x x 0 1 x x x x x 0 0 x x 0 1 x x x x x 1 1 注意：注意： 1)线选法会导致地址重叠和地址冲突，在设计线选法会导致地址重叠和地址冲突，在设计2) 存储器系统时，必须避免地址冲突；存储器系统时，必须避免地址冲突；2)对一个存储单元有多个地址编码相对应，可以采用对一个存储单元有多个地址编码相对应，可以采用3) 基址编码方式，即将任意信号的地址线视为基址编码方式，即将任意信号的地址线视为“0”。（2 2） 用用用用 256*4 256*4 的片子组成的片子组成的片子组成的片子组成 1k*8 1k*8 的存储器的存储器的存储器的存储器 地址线地址线 （210=1k）需）需 10 根根 （ 片内片内 8 根，片选根，片选 2 根）根） 数据线数据线 8 根根 控制线控制线 IO/ M 和和 WR、RD。A9-A0D7-D0WRCPU系统系统IO/M部分译码法需需需需 8 8 个芯片个芯片个芯片个芯片（3 3） 用用用用1k*4 1k*4 的片子的片子的片子的片子 2114 2114 组成组成组成组成 2k*8 2k*8 的存储器的存储器的存储器的存储器 地址线地址线 （211=2048）需）需 11 根根 （ 片内片内 10 根，片选根，片选 1 根）根） 数据线数据线 8 根根 控制线控制线 IO/ M 和和 WR、RDCPUCPU全译码方式全译码方式全译码方式全译码方式需需需需 4 4 个芯片个芯片个芯片个芯片1910：10241024v例1：教材上的例子 EPROM由2732构成，SRAM由6116构成,求每片芯片的地址范围？（P129P129）011111100000Y4001图图 4-9存储器的地址分配：存储器的地址分配： A19 A18 A17 A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A0 EPROM 1# 1 1 1 1 , 1 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 F8000 h 1 1 1 1 , 1 0 0 0 , 1 1 1 1, 1 1 1 1, 1 1 1 1 F8FFF h EPROM 2# 1 1 1 1 , 1 0 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 F9000 h 1 1 1 1 , 1 0 0 1, 1 1 1 1, 1 1 1 1, 1 1 1 1 F9FFF h EPROM 3# 1 1 1 1 , 1 0 1 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 FA000 h 1 1 1 1 , 1 0 1 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 FAFFF h EPROM 4# 1 1 1 1 , 1 0 1 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 FB000 h 1 1 1 1 , 1 0 1 1, 1 1 1 1, 1 1 1 1, 1 1 1 1 FBFFF h SRAM 1# 1 1 1 1 , 1 1 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 FC000 h 1 1 1 1 , 1 1 0 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 FC7FF h SRAM2 2# 1 1 1 1 , 1 1 0 0, 1 0 0 0, 0 0 0 0, 0 0 0 0 FC800 h 1 1 1 1 , 1 1 0 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 FCFFF h SRAM 3# 1 1 1 1 , 1 1 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 FD000 h 1 1 1 1 , 1 1 0 1, 0 1 1 1, 1 1 1 1, 1 1 1 1 FD7FF h SRAM 4# 1 1 1 1 , 1 1 0 1, 1 0 0 0, 0 0 0 0, 0 0 0 0 FD800 h 1 1 1 1 , 1 1 0 1, 1 1 1 1, 1 1 1 1, 1 1 1 1 FDFFF h 小结v1. 区分片内地址信号线和片间地址信号线；v2. 根据片间地址信号线的信号组合，确定每片存储芯片 片选有效v3. 每片芯片的片内地址信号的变化为： 全0全1； 存储器地址单元数存储器地址单元数存储器位数存储器位数 4. 存储器所需芯片数 存储芯片单元数存储芯片单元数存储芯片位数存储芯片位数 1.确定芯片数量及关系确定芯片数量及关系2. 选取选取2732（4k*8）芯片构成芯片构成8KBEPROM，6116（2K*8）芯片构成芯片构成4KBRAM3. 各各2片片2. 存储器的地址分配存储器的地址分配 A15 A14 A13 A12 A11A10 A9 A8 A7 A0 EPROM 1# 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 0FFF h EPROM 2# 0 0 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 1000 h 0 0 0 1, 1 1 1 1, 1 1 1 1, 1 1 1 1 1FFF h RAM 1# 0 0 1 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 2000 h 0 0 1 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 27FF h RAM 2# 0 0 1 0, 1 0 0 0, 0 0 0 0, 0 0 0 0 2800 h 0 0 1 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 2FFF h 例例2 2：试设计一个：试设计一个12KB12KB的存储器系统，其低的存储器系统，其低8KB8KB为为EPROMEPROM，高高4KB4KB为为RAM RAM 。地址从。地址从0000H0000H开始。开始。3. 电路设计（重点：译码系统设计）电路设计（重点：译码系统设计）IO/M例例3 某一存某一存储器系器系统如右如右图所示：所示：（1）内存芯片）内存芯片#1的存的存储容量是多少？地址范容量是多少？地址范围是多少？是多少？（2）内存芯片）内存芯片#2的存的存储容量是多少？地址范容量是多少？地址范围是多少？是多少？（3）若要将）若要将1芯片的地址范芯片的地址范围变为38000H3FFFFH，其片其片选信号信号应与与138译码器的哪一个器的哪一个输出端相出端相连？(1) 15 #1芯片的存储容量是芯片的存储容量是2 * 8位位=32KB地址范围为：地址范围为：20000H27FFFH，如下所示：，如下所示：A19A18A17A16A15 Y4A14A0最低地址最低地址0010000最高地址最高地址0010011(2) 15 #2芯片的存储容量是芯片的存储容量是2 *8位位=32KB地址范围为：地址范围为：00000H07FFFH，如下所示：，如下所示： A19A18A17A16A15 Y0A14A0最低地址最低地址0000000最高地址最高地址0000011（3）#1的地址范围若改变为：的地址范围若改变为：38000H3FFFFH，如下所示：，如下所示：A19A18A17A16A15A14A0最低地址最低地址0011100最高地址最高地址0011111138译码器的译码器的CBA为为111，故应与，故应与138译码器的译码器的 输输出端相出端相连连例例4 某一存某一存储器系器系统如如图所示，所示，请回答下列回答下列问题。（要求写出分析。（要求写出分析过程程) （1）内存芯片）内存芯片1#的存的存储容量是多少？地址范容量是多少？地址范围是多少？是多少？（2）内存芯片）内存芯片2#的存的存储容量是多少？地址范容量是多少？地址范围是多少？是多少？2 2）片选线：）片选线：1#1#芯片芯片 A13=0 A13=0 2# 2#芯片芯片 A12 A12 A11=0A11=0芯片A15A14A13A12A11A10A0地址范围1#00010001000H00011111FFFH2#0010000 2000H0010011 27FFH分析：分析：1 1）该电路采用片选法，必须考虑避）该电路采用片选法，必须考虑避免出现地址冲突；免出现地址冲突；3 3）译码分析）译码分析1#1#芯片芯片 A13 A130 0片选有效片选有效 A12 A121 1避免避免2#2#片选有效片选有效2#2#芯片芯片 A12 A12 V V A11 A110 0片选有效片选有效 A13 A131 1避免避免1#1#片选有效片选有效4.3 16位微型计算机系统中的内存储器接口v4.3.1 16位微型计算机系统中的奇偶存储体v4.3.2 8088/8086的存储访问操作v 1 字节访问和字访问v8088是准是准16位微处理器，其位微处理器，其外部数据总线为外部数据总线为8位位，内部寄存器和运算器，内部寄存器和运算器为为 16位，一个总线周期只能访问一个字节位，一个总线周期只能访问一个字节 字操作字操作，必须用，必须用两个总线周期两个总线周期，第一个总线周期访问低位字节、第二个，第一个总线周期访问低位字节、第二个总线周期访问高位字节。总线周期访问高位字节。v8086是标准的是标准的16位微处理器，其位微处理器，其外部数据总线为外部数据总线为16位位，每个存储周期，每个存储周期可以可以 访问存储器中的访问存储器中的8位或位或16位信息。位信息。 字操作字操作 1)若变量的地址为若变量的地址为偶地址偶地址(即字变量的低字节在偶地址单元，高即字变量的低字节在偶地址单元，高字节在奇地址单元字节在奇地址单元)，则，则8086将用将用一个总线周期一个总线周期访问该字变量；访问该字变量； 2)若变量的地址为若变量的地址为奇地址奇地址(即字变量的低字节在奇地址单元，高即字变量的低字节在奇地址单元，高字节在偶地址单元字节在偶地址单元)，则，则8086要用要用两个连续的总线周期两个连续的总线周期才能访问该字变才能访问该字变量，每个周期访问一个字节。量，每个周期访问一个字节。v2“对准的对准的”字与字与“未对准的未对准的”字字v 8086CPU能同时访问奇存储体和偶存储体中的一个字节能同时访问奇存储体和偶存储体中的一个字节 以组成一个存储字以组成一个存储字 1)对准的字：要访问的对准的字：要访问的16位字的低位字的低8位存放在偶存储体中，位存放在偶存储体中， 2)未对准字：要访问的未对准字：要访问的16位字的低位字的低8位存放在奇存储体中，位存放在奇存储体中， 非规则的存放字。必须用两个总线周期才能访问该字。非规则的存放字。必须用两个总线周期才能访问该字。习题习题4.6v8086CPU执行执行MOV 2001H,AX指令指令,从取指令到执行指令从取指令到执行指令最少需要多少时间最少需要多少时间?设时钟频率为设时钟频率为5MHz,该指令机器码为该指令机器码为4个个字节字节,存放在存放在1000H:2000H开始的开始的4个单元。个单元。解答：解答：v见见P69页，一个总线周期最少需要页，一个总线周期最少需要4个个T状态状态vT状态的周期：状态的周期：T=1/5MHz=0.2Sv一个总线周期一个总线周期=4T= 4 0.2S= 0.8Sv由于指令由于指令MOV 2001H,AX存放在存放在1000H:2000H开始的开始的4个单元中个单元中,且是且是偶地址开始偶地址开始,因此因此CPU在读指令机器码是是在读指令机器码是是“字对准字对准”的的,读一个字只需要一读一个字只需要一个总线周期个总线周期,读读2个字个字(4个单元个单元)需要需要2个总线周期个总线周期.。v但是在执行指令但是在执行指令MOV 2001H,AX时，是将时，是将AX中的数送到中的数送到DS：2001H开开始的存储器单元中，属于非规则存储，因此需要分始的存储器单元中，属于非规则存储，因此需要分2个总线周期才能将个总线周期才能将AX中的数据送到中的数据送到DS：2001H开始的开始的2个存储器单元中个存储器单元中v因此包括取指令和执行指令共需要因此包括取指令和执行指令共需要4个总线周期个总线周期v从取指令到执行指令最少需要多少时间从取指令到执行指令最少需要多少时间=40.8S=3.2S例题：例题： 有一个有一个8086CPU与半导体存储器芯片的接口与半导体存储器芯片的接口如图如图521所示，其中存储器芯片所示，其中存储器芯片#1-#8为为SRAM芯片芯片6116；#9-#16为为PROM芯片芯片2732。试分析该。试分析该接口电路的工作特性，计算接口电路的工作特性，计算RAM区和区和ROM区的地区的地址范围址范围(内存为字节编址内存为字节编址)。A0(库选）偶库选）偶BHE(库选）奇库选）奇偶地址偶地址库库A00奇地址奇地址库库A018 6 4 27 5 3 10000000A01BHE (BHE (库选）库选）A0(库选）库选）偶地址偶地址库库A0015 13 11 9奇地址库奇地址库A0116 14 12 10A15 1 A15 1 A14 0 A14 0 A13 0A13 01111SRAM芯片的的地址分配芯片的的地址分配(部分译码法部分译码法，设，设A19A16为为0000） A15 A14 A13 A12 A11A10 A9 A8 A7 A6A5 A4 A3 A2 A1A0 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1A0 1# 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 00000h 0 0 0 0 , 1 1 1 1, 1 1 1 1, 1 1 1 0 00FFFh 偶地址偶地址2# 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 1 00000h 0 0 0 0 , 1 1 1 1, 1 1 1 1, 1 1 1 1 00FFFh 奇地址奇地址3# 0 0 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 01000h 0 0 0 1 , 1 1 1 1, 1 1 1 1, 1 1 1 0 01FFFh 偶地址偶地址4# 0 0 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 1 01000h 0 0 0 1 , 1 1 1 1, 1 1 1 1, 1 1 1 1 01FFFh 奇地址奇地址5# 0 0 1 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 02000h 0 0 1 0 , 1 1 1 1, 1 1 1 1, 1 1 1 0 02FFFh 偶地址偶地址6# 0 0 1 0, 0 0 0 0, 0 0 0 0, 0 0 0 1 02000h 0 0 1 0 , 1 1 1 1, 1 1 1 1, 1 1 1 1 02FFFh 奇地址奇地址7# 0 0 1 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 03000h 0 0 1 1 , 1 1 1 1, 1 1 1 1, 1 1 1 0 03FFFh 偶地址偶地址8# 0 0 1 1, 0 0 0 0, 0 0 0 0, 0 0 0 1 03000h 0 0 1 1 , 1 1 1 1, 1 1 1 1, 1 1 1 1 03FFFh 奇地址奇地址译码译码库选库选同地址范围同地址范围v作业：v4.1（3）、 4.2 、4.3、4.4、4.7、4.8