COF 与与 PIXEL 的驱动原理的驱动原理Content .液晶显示器件的基本结构及显示原理液晶显示器件的基本结构及显示原理.TFT PIXEL基本结构及等效电路基本结构及等效电路.Driver IC的结构与驱动的结构与驱动. COF 与与 PIXEL 的驱动相关的驱动相关.液晶显示器件的基本结构及显示原理（液晶显示器件的基本结构及显示原理（1/21/2）一、液晶显示器件的基本结构一、液晶显示器件的基本结构1.偏振片 2.玻璃基板 3.公共电极 4.取向层 5.封框胶 6.液晶 7.隔垫物 8.保护层 9.ITO像素电极 10.栅绝缘层 11.存贮电容底电极 12.TFT漏电极 13.TFT柵电极 14.半导体有源层 15.TFT源电极及引线 16.各向异性导电胶（ACF） 17.COF 18.驱动IC 19.印刷电路板（PCB） 20. T/CON 21.黑矩阵（BM） 22. 彩膜（CF）1 2 3 4 5 6 4 8 9 13 10 2 12 18 11 7 19 1 20 14 15 16 17 21 22 根据驱动原理分类驱动可以分为有源驱动和无源驱动:：TFT-LCD 有源驱动二、液晶显示器的显示原理二、液晶显示器的显示原理柵电极引线源电极引线TFT器件ITO像素电极存储电容l液晶显示器有源驱动的基本原理： 是将液晶置于两片导电玻璃之间，靠两个电极间电场的驱动，引起液晶分子扭曲向列的电场效应，以控制光源透射或遮蔽功能，在电源关开之间产生明暗而将影像显示出来，若加上彩色滤光片，则可显示彩色影像。.液晶显示器件的基本结构及显示原理（液晶显示器件的基本结构及显示原理（2/22/2）l TFT-LCD是在每个点上分别设置一个开关元件，进行选择性的驱动矩阵中的各个像素，可以实现显示画面的高分辨率化和高画质化. TFT-LCD的每个像素点都是由集成在自身上的TFT来控的，它们是有源像素点。1. R,G,B称为亚像素，三基色组合形成各种颜色。能显示的颜色数是由RGB的数字信号的位数来决定的: 2.三个亚像素（对应R、G、B三原色）组成一个像素。3.一个亚像素为一个点,以分辨率为1024*768的Panel为例 共需要1024*768*3(RGB)个点来组成.N = 2n(R) X 2n(G) X 2n(B) = 23nn : 数字数据的位数数字数据的位数(bit)N : 能显示的颜色数能显示的颜色数.TFT单元像素基本结构及等效电路单元像素基本结构及等效电路一、像素的基本结构一、像素的基本结构一个点.TFT单元像素基本结构及等效电路单元像素基本结构及等效电路二、像素的等效电路二、像素的等效电路 TFT型液晶显示器中，导电玻璃上网状的细小线路，电极由薄膜式晶体管所排列而成的矩阵开关，在每个线路相交的地方配有控制闸，各显示点控制闸配合驱动讯号动作。电极上之晶体管矩阵依显示讯号开启或关闭液晶分子的电压，使液晶分子轴转向而成“亮”或“暗”的对比，以晶体管开启和关闭的速率作为决定步骤。Common Electrode：共用电极：共用电极 C Cs：storage capacitor 存储电容存储电容让电容上的电压能保持到下一次更新画面的时刻C CLC：平行板电容：平行板电容上下两层玻璃基板所夹的液晶可以等效为电容ClC. CLC不能够将电压保持到下一次再更新画面资料的时刻Common Electrodenn+1VLCVDSGate ImpulseVGCSCLCVD图像信息像信息VcomI T OCLCTFTSource 线gate 线ClcCs 开口率是指除去每一个像素的配线部、晶体管部（通常采用黑色矩阵隐藏）后的光线通过部分的 面积和每一个像素整体的面积之间的比例。 开口率越高，光线通过的效率越高。 因为存储电容的设计不一样所以导致开口率不同， Cs on gate 由于不必像Cs on common 一样, 需要增加一条额外的common走线, 所以它的开口率(Aperture ratio)会比较大.而开口率的大小, 是影响面板的亮度与设计的重要因素。存储电容存储电容 储存电容主要是为了让充好电的电压,能保持到下一次更新画面的时候之用.TFT单元像素基本结构及等效电路单元像素基本结构及等效电路安装形态Bumped Chip状态装在Tray里COF的组装状态连续被卷入Reel里TCP的组装状态连续被卷入Reel里 存在形式外观形态LCD驱动以生产小型LCD为主LCD驱动以生产大型TFT LCD为主LCD驱动以生产大型TFT LCD为主应用COG(Chip On Glass)COF(Chip on Film)TCP(Tape Carrier Package)ICICIC一一、 Driver IC 的分类的分类.Driver IC 的的结构与驱动结构与驱动三、三、COF 部件名称部件名称 二、二、COF 的功能：的功能：.Driver IC 的的结构与驱动结构与驱动外部输入 lead校准孔输送孔输出信号测试内部 lead外部输出 leadOLB 对准标识Cutting LineILB 定位标识阻焊层产品名称TP LSI Chip大规模集成电路芯片Source Driver IC : 源驱动器将信号控制电路送来的RGB信号的各6个比特显示数据以及时钟信号，定时顺序锁存并续进内部，然后此显示数据以6比特DA变换器转换成模拟信号，再由输出电路变换成阻抗，供给液晶屏的数据线.Gate Driver IC: 栅驱动器；栅极驱动电路将信号控制电路送来的时钟信号，通过移位寄存器转换动作，将输出电路切换成ONOFF电压，并顺次加到液晶屏上. T/CON的定义T/CON : Timing Controller的简写，信号控制器。将从外部供给的数据信号、控制信号以及时钟信号分别转换成适合于驱动IC的数据信号、控制信号、时钟信号。它的功能是色度控制和时序控制。T/CONControl Signal 的种类 For Source Driver ICSTH (Start Horizontal) :行数据的开始信号CPH (Clock Pulse Horizontal) : 源驱动器的时钟信号（数据的同步信号）TP or Load (Data Output from Driver IC to Panel) : 数据从源驱动器到显示器的输出信号MPOL (Data Polarity Inversion) : 为了防止液晶老化，在液晶上的电压要求极性反转For Gate Driver ICSTV (Start Vertical) : Gate 开始CPV (Clock Pulse Vertical) : Gate的同期信号OE1 (Output Enable) : Gate Output ControlOE2 (Multi Level Gate) : 多灰度等级用的信号Driver IC Received signal origin ：.Driver IC 的的结构与驱动结构与驱动.Driver IC 的的结构与驱动结构与驱动Resolution分辨率分辨率有效像素区域有效像素区域Total Screen全屏全屏H-sync60Hz一行扫描时间一行扫描时间 System ClockFrequency系统时钟频系统时钟频率率Dot ClockDual PortNo. of SourceNo. of Gate480645256SVGA800*6001056*62826.54 s40MHz20 MHz543XGA1024*7681344*80620.68 s65MHz32.5 MHz753SXGA1280*10241696*106615.64 s108MHz54 MHz864SXGA+1400*10501890*109615.21 s124MHz62 MHz975QVGA1280*9601728*100016.67 s104MHz52 MHz864UXGA1600*12002112*125013.34s158MHz79 MHz1085QXGA2048*1536-13106每一幀的時間為 1/60=16.67ms一行扫描时间 = 1/60/1066=15.64us系统时钟频率 = (15.64us/1696)-1=108MHzT-CONDataLoadSD1SD2SD3SD813843857687691152268930721R128B129R256B257R384B897R1024B21GStartXGA LCD Panel(1024 x RGB x 768)GD1 GD2 GD3 CPV,STV1768257LCD驱动模块构成图驱动模块构成图模块块.Driver IC 的的结构与驱动结构与驱动 Shift Register：移位寄存器：移位寄存器 把串行输入的数据信号进行移位，以使数据总线中的显示数据依次送到 每个显示Chanel； Latch：数据锁存器：数据锁存器 接收并存储数据 Sampling Latch Hold Latch D/A Con.：数模转换器：数模转换器 把显示信号的数字电压转换成驱动 液晶屏的模拟电压；以Gamma电压 (V0V9)为基准电压； Output Buffer：输出缓存器：输出缓存器 对输出电流进行增幅，使保证驱动电路能提供足够大的电流给负载(Panel)Source Driver IC.Driver IC 的的结构与驱动结构与驱动.Driver IC 的的结构与驱动结构与驱动 Shift Register：移位寄存器：移位寄存器 把串行输入的数据信号进行移位，以 使数据总线中的显示数据依次送到 每个显示Chanel； Level Shifters：电平转换器：电平转换器 控制Gate向输出的状态为Von 或者Voff； Output Buffer：输出缓存器：输出缓存器 对输出电流进行增幅，使保证驱动 电路能提供足够大的电流给负载 (Panel)Gate Driver IC功能： 1)确认栅引线上是否有电压 2) TFT打开 3) 确认数据引线上是否有数据信号电压 4) 液晶分子偏转 5) 屏幕显示内容改变驱动功能驱动功能.Driver IC 的的结构与驱动结构与驱动For Source Driver ICDE(Data Enable)STHCPHTP orLoadMPOLActive AreaHorizontal Blanking AreaDataOutput.Driver IC 的的结构与驱动结构与驱动STH (Start Horizontal): 水平数据的开始信号，代表了一行的开始CPH (Clock pulse horizontal): 水平的时钟信号TP or Load (Data output from Driver IC to panel) : 数据输出的控制信号MPOL (Data Polarity Inversion): 极性反转控制信号Data : R,G,B灰度数据，是数字数据For Gate Driver ICSTVCPVOE1OE2Gate 1Gate 2.Driver IC 的的结构与驱动结构与驱动STV (Start vertical): 一列的开始信号，同样也是一帧的开始信号CPV (Clock pulse vertical): 列的时钟脉冲信号OE1 (Output enable): 输出使能信号OE2 (Multi Level Gate): MLG输出控制信号Data Output & Gate OutputCPVGate 1Gate 2TPDataData.Driver IC 的的结构与驱动结构与驱动First Frame (+)Second Frame (-)+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-Name+-Frame InversionLine InversionColumn InversionDot Inversion. COF 与与 PIXEL 的的驱动驱动 液晶分子不能够一直固定在某一个电压不变, 不然时间久了, 即使将电压取消掉, 液晶分子会因为特性的破坏, 而无法再因应电场的变化来转动, 以形成不同的灰阶.液晶显示器内的显示电压就分成了两种极性, 一个是正极性, 而另一个是负极性. 当显示电极的电压高于公用电极电压时, 就称之为正极性. 而当显示电极的电压低于公用电极的电压时, 就称之为负极性. 不管是正极性或是负极性, 都会有一组相同亮度的灰阶. 各种极性变换方式各种极性变换方式画面不动画面不动电压更换电压更换液晶极性转变液晶极性转变 它们有一个共通点, 都是在下一次更换画面数据的时候来 改变极性. 以60Hz的更新频率来说, 也就是每16ms, 更改一次画面的极性.液晶极性变换时的电压驱动区分：液晶极性变换时的电压驱动区分：公用电极电压固定不变：公用电极电压固定不变：显示电极在正负极性中不停变换，公用电极电压不变. COF 与与 PIXEL 的的驱动驱动 公用电极电压不停变动：公用电极电压不停变动：显示电极电压不变，公用电压进行一次很大, 一次很小的变化（最大时比灰阶中最大的电压还大, 而电压 小的时候则要比灰阶中最小的电压还要小）分析不同公用电压驱动对分析不同公用电压驱动对Source Driver IC的影响：的影响：. COF 与与 PIXEL 的的驱动驱动公用电极电压不变公用电极电压不变显示电极电压最大值显示电极电压最大值公用电极电压两倍公用电极电压两倍公用电极电压变动公用电极电压变动显示电极电压不变显示电极电压不变Source Driver IC为显示电极提供电压为显示电极提供电压Driver IC 成本高成本高Driver IC 成本低成本低. COF 与与 PIXEL 的的驱动驱动面板极性变换与公用电极驱动方式的选用面板极性变换与公用电极驱动方式的选用 面板极性变换方式面板极性变换方式 可使用的公用电极驱动方式可使用的公用电极驱动方式Frame inversion固定与变动Line Inversion固定与变动Column inversion 只能使用固定的公用电极电压Dot inversion 只能使用固定的公用电极电压公用电极电压固定适用于全部负极性正极性Source Driver IC充电小于公用电压Source Driver IC充电大于公用电压Gate Driver IC将同一行的TFT打开面板的公用电极全部相连Source Driver IC进行充电无法在同一行TFT同时显示正极性与负极性公用电极电压变动只用于面反转和行反转公用电压固定显示电极正负极不停切换THANK YOU!THANK YOU!P N PTP1ENIOENIOSTVCPVLLV0-2RLV0-2POLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 2ENIO is assertedSampling begins.P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 26 pixels (RGBRGB) are sampled in 1st latch at posed ge CPHP N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 2383383 384384Last 6 pixels of first SD are latched.P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 2383383 384384P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 23833833843841023102310241024All pixel data in a line are readyin 1st Latches.P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 23833833843841023102310241024POLC is asserted.Data bus goes low.P N PTP1TP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 23833833843841023102310241024TP1 is asserted.(charge sharing and offset canceling are performed)P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 23833833843841023102310241024CPV is asserted. gate line onTP1 is deasserted driver data line一行数据在LCD被显示 13441344P N PTP1ENIOENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 238338338438410231023102410241 12 26 pixels of next line are latched.13441344P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 238338338438410231023102410241 12 238338338438413441344P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 238338338438410231023 102410241 12 238338338438413441344P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 238338338438410231023102410241 12 23833833843841024102413441344P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 238338338438410231023102410241 12 2POLC is deasserted.3833833843841024102413441344P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 238338338438410231023102410241 12 23833833843841024102413441344P N PTP1ENIOSTVCPVLLV0-2RLV0-2POLCPOLCLLV0-2ENIOCPHTP1POLCSTVCPVPN P NP N P N P NP N PPN P NP N P N P N1 12 238338338438410231023102410241 12 23833833843841024102413441344