半导体制造技术导论（第二版）第十三章半导体工艺整合白雪飞中国科学技术大学电子科学与技术系 简介 晶圆准备 隔离技术 阱区形成 晶体管制造 金属高𝑘栅MOS 互连技术 钝化提纲2简介 CMOS工艺过程 前端(FEOL)工艺：有源区、阱区注入、栅图形化、晶体管源/漏极 中端(MEOL)工艺：自对准金属硅化物、接触孔图形化和刻蚀、接触孔钨沉积和CMP 后端(BEOL)工艺：互连、钝化 铝互连：金属叠层(Ti/TiN/Al-Cu/TiN)PVD和刻蚀、电介质平坦化、通孔图形化和刻蚀 铜互连：通孔图形化和刻蚀、沟槽图形化和刻蚀、阻挡层(Ta/TaN)和铜籽晶层、铜电镀和退火、金属(Cu/Ta)CMP Flash工艺过程 前端工艺：有源区、字线、接触位线/源线、源线、接触位线、位线 后端工艺：通孔、金属层 DRAM工艺过程 叠层电容工艺、深沟槽电容工艺、埋字线(bWL)工艺半导体工艺整合4晶圆准备 CMOS工艺 方向单晶硅晶圆 PMOS工艺使用N型晶圆 NMOS工艺使用P型晶圆 CMOS工艺可以使用N型和P型晶圆，但大部分使用P型晶圆 高速CMOS芯片必须使用硅外延层 Bipolar和BiCMOS工艺 方向单晶硅晶圆 需要具有硅外延层晶圆形成一个重掺杂深埋层晶圆准备6NMOS芯片截面示意图NMOS芯片截面示意图7早期CMOS芯片截面示意图早期CMOS芯片截面示意图8隔离技术 整面全区覆盖氧化层 在平坦的硅表面生长适当厚度的氧化层，并进行图形化和刻蚀形成窗口 外加电压可以开启或关闭芯片上的MOS管，但不能开启寄生的MOS器件 硅局部氧化 (LOCOS) “鸟嘴”效应占据大量硅表面区域 多晶硅缓冲层(PBL)LOCOS工艺可降低“鸟嘴”效应 浅槽隔离 (STI) 减小隔离氧化层所占据的硅表面空间 消除LOCOS工艺元件区和氧化物表面之间的阶梯 自对准浅槽隔离 Flash存储芯片最常使用的隔离技术隔离技术10整面全区覆盖氧化隔离整面全区覆盖氧化隔离PMOS芯片示意图11局部氧化隔离技术局部氧化(LOCOS)隔离技术12“鸟嘴”效应LOCOS工艺的“鸟嘴”效应(a) LOCOS“鸟嘴”示意图；(b) 截面俯视图13多晶硅缓冲层LOCOS工艺多晶硅缓冲层LOCOS工艺流程示意图14早期STI工艺流程早期STI工艺流程示意图15早期STI工艺流程早期STI工艺流程示意图（续）16先进STI工艺流程先进STI工艺流程示意图17先进STI工艺流程18先进STI工艺流程示意图（续）自对准STI的NAND闪存芯片具有自对准STI的NAND闪存存储芯片示意图AA: 有源区；FG: 浮栅；CG: 控制栅；WL: 字线19自对准STI的NAND闪存工艺自对准STI的NAND闪存工艺过程(a) 栅氧化，多晶硅和氮化物硬掩蔽层沉积(b) 图形化刻蚀氮化物硬掩蔽层、多晶硅、栅氧化层和硅衬底(c) 氧化物CVD；(d) 氧化物CMP；(e) 去除氮化物硬掩蔽层20阱区形成 单阱 早期CMOS集成电路只需要一个单阱，N阱或P阱 自对准双阱 双阱结构有较好的衬底控制，可使集成电路设计者有更多的设计自由度 自对准双阱可以节省一道光刻工艺 自对准双阱工艺形成的P阱和N阱不在同一个水平面，影响光刻解析度 双阱 双光刻双阱普遍用于先进CMOS集成电路芯片制造阱区形成22N阱工艺流程N阱工艺流程示意图23具有P阱和N阱的CMOS具有P阱(a)和N阱(b)的CMOS示意图24自对准双阱工艺流程自对准双阱工艺流程示意图25双光刻双阱工艺流程双光刻双阱工艺流程示意图26双光刻双阱工艺流程双光刻双阱工艺流程示意图（续）27晶体管制造 金属栅工艺 扩散工艺形成源/漏极，刻蚀工艺形成栅极区域 自对准栅工艺 离子注入和加热退火工艺 低掺杂漏极 (LDD) 低能量、低电流的离子注入 低掺杂漏极(LDD)或源/漏扩展(SDE)技术用于抑制热电子效应 阈值电压调整工艺 低能量、低电流的离子注入 抗穿通工艺 穿通效应：源/漏极的耗尽区在栅与衬底偏压下相互连接 抗穿通离子注入（中能量、低电流）、大倾角离子注入（低能量、低电流）晶体管制造29NMOS晶体管自对准栅NMOS晶体管自对准栅示意图30MOS晶体管热电子效应MOS晶体管热电子效应栅极宽度2m时，源/漏极偏压导致的电场加速电子使其隧道穿通栅氧化层31MOS晶体管LDDMOS晶体管LDD示意图32具有LDD的MOS晶体管工艺具有LDD的MOS晶体管工艺流程33阈值电压调整工艺阈值电压调整工艺流程34抗穿通离子注入工艺抗穿通离子注入工艺35大倾角离子注入工艺大倾角离子注入工艺36金属高𝑘栅MOS 先栅HKMG工艺 与后栅HKMG工艺相比，工艺步骤减少，总成本降低 高𝑘和金属材料必须能够持续高温退火过程 后栅HKMG工艺 与先栅HKMG工艺相比，有更多的工艺步骤 HKMG在源/漏极和硅化物退火后形成，材料选择范围更广泛 通过去除虚栅增加沟道应变，通过选择性外延形成源/漏极 混合型HKMG工艺 混合了先栅和后栅的综合工艺 NMOS先栅、PMOS后栅金属高𝑘栅MOS38先栅HKMG工艺流程先栅HKMG工艺流程示意图39后栅HKMG工艺流程后栅HKMG工艺流程示意图40后栅HKMG工艺流程后栅HKMG工艺流程示意图（续）41混合型HKMG工艺具有NMOS先栅和PMOS后栅的混合型CMOS示意图42互连技术 局部互连 相邻晶体管的互连，多晶硅或多晶硅硅化物 硅化钨、钨、氮化钨、硅化钛、硅化钴、硅化镍 早期互连技术 氧化物CVD、氧化物刻蚀、金属PVD、金属刻蚀 铝合金多层互连 电介质CVD、电介质平坦化、电介质刻蚀、钨CVD、大量钨去除、金属叠层PVD、金属刻蚀 铜互连 双镶嵌工艺，需要两次电介质刻蚀，不需要金属刻蚀 铜和低𝑘电介质互连互连技术44钨硅化物栅和局部互连工艺钨硅化物栅和局部互连工艺流程示意图45镍硅化物工艺流程镍硅化物工艺流程示意图46钨局部互连工艺钨局部互连工艺流程47钨局部互连工艺钨局部互连工艺流程（续）48早期铝互连工艺流程早期铝互连工艺流程示意图49早期铝互连工艺流程早期铝互连工艺流程示意图（续）50铝合金互连工艺流程铝合金互连工艺流程示意图51铝合金互连工艺流程铝合金互连工艺流程示意图（续）52CMOS金属1铜互连工艺流程CMOS金属1铜互连工艺流程示意图53CMOS金属1铜互连工艺流程CMOS金属1铜互连工艺流程示意图（续）54先通孔铜和低𝑘连线工艺流程先通孔铜和低𝑘连线工艺流程示意图55先通孔铜和低𝑘连线工艺流程先通孔铜和低𝑘连线工艺流程示意图（续）56铜/ULK和先沟槽连线工艺流程铜/ULK和先沟槽连线工艺流程示意图57铜/ULK和先沟槽连线工艺流程铜/ULK和先沟槽连线工艺流程示意图（续）58钝化钝化工艺流程钝化工艺流程示意图(a) 金属退火；(b) PECVD氧化和氮化；(c) 连接垫光刻和显影(d) 氧化、氮化和TiN刻蚀；(e) 去光刻胶60本章结束