计算机原理与微机计算机原理与微机 信息工程大学信息工程大学 电子技术学院电子技术学院401401教研室教研室第二章第二章 80X8680X86微处理器的结构微处理器的结构2.1 80862.1 8086微处理器的内部结构微处理器的内部结构2.2 80862.2 8086的引脚及功能的引脚及功能 2.3 80862.3 8086系统组成及时序系统组成及时序 2.4 2.4 高性能微处理器高性能微处理器 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构主要内容主要内容n微处理器的主要性能指标微处理器的主要性能指标n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术n80868086的内部结构的内部结构 n80868086的寄存器结构的寄存器结构 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标1.1.数据总线宽度或字长（数据总线宽度或字长（Data Bus WidthData Bus Width）2.2.时钟频率（时钟频率（Clock FrequencyClock Frequency）3.3.高速缓冲存储器（高速缓冲存储器（Cache MemoryCache Memory）4.4.地址总线宽度：地址总线宽度：5.5.工作电压（工作电压（Work VoltageWork Voltage）6.6.制造工艺制造工艺 7.7.iCOMPiCOMP指数指数信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室n微处理器的主要性能指标微处理器的主要性能指标1.1.数据总线宽度或字长（数据总线宽度或字长（Data Bus WidthData Bus Width）字长：字长：CPUCPU一次所能处理的二进制的位数一次所能处理的二进制的位数 ，一般等于，一般等于CPUCPU数据总线的宽度。数据总线的宽度。一般可按一般可按CPUCPU的字长来划分的字长来划分CPUCPU的档次，如的档次，如1616位机、位机、3232位机、位机、6464位机等。位机等。2.1 8086微处理器的内部结构微处理器的内部结构信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标2. 时钟频率（时钟频率（Clock Frequency） 主频主频 ：CPU内核的实际工作频率内核的实际工作频率 。 CPU主频对系统性能的影响可通过以主频对系统性能的影响可通过以下公式表现出来：下公式表现出来： t= n 1/f f越高，执行一条指令所需的时间越短，越高，执行一条指令所需的时间越短，CPU速率越快。速率越快。 执行某一指令所执行某一指令所需的时间需的时间执行此指令所需执行此指令所需的时钟周期数的时钟周期数CPUCPU的主频的主频信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标2. 时钟频率（时钟频率（Clock Frequency）外频：外频： 指指CPUCPU总线频率，或称系统频率，是由主总线频率，或称系统频率，是由主板为板为CPUCPU提供的基准时钟频率提供的基准时钟频率 。倍频系数：倍频系数： CPU CPU主频与外频之间的相对比例关系。在主频与外频之间的相对比例关系。在外频不变的情况下，可以通过提高倍频系外频不变的情况下，可以通过提高倍频系数来提高主频。数来提高主频。 CPUCPU频率外频频率外频倍频系数倍频系数信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标2. 时钟频率（时钟频率（Clock Frequency）前端总线频率前端总线频率 ： 前端总线是前端总线是CPU与主板北桥芯片之间与主板北桥芯片之间连接的通道，而连接的通道，而“前端总线频率前端总线频率”(FSB)就是该通道就是该通道“运输数据的速度运输数据的速度”。 P4系列系列CPU采用采用“Quad-pumped”技技术，使前端总线在一个时钟周期内，可以术，使前端总线在一个时钟周期内，可以传输传输4倍的数据。倍的数据。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标3.3.高速缓冲存储器（高速缓冲存储器（CacheCache） CPU CPU的速度越来越快，而内存的速度的速度越来越快，而内存的速度相对较慢，很难与相对较慢，很难与CPUCPU的速度相匹配，使的速度相匹配，使CPUCPU在与内存交换数据时不得不插入一些在与内存交换数据时不得不插入一些等待状态，大大降低了等待状态，大大降低了CPUCPU的速度。为了的速度。为了解决这一问题，利用与解决这一问题，利用与CPUCPU速度相同的、速度相同的、容量较小的容量较小的SRAMSRAM作为作为CPUCPU和内存之间的高和内存之间的高速缓冲存储器速缓冲存储器CacheCache，可以显著提高，可以显著提高CPUCPU的的速度，从而提高整个速度，从而提高整个PCPC的性能。的性能。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标3.3.高速缓冲存储器（高速缓冲存储器（Cache） 集成在集成在CPU内部的高速缓存称为一级内部的高速缓存称为一级高速缓存或内部高速缓存高速缓存或内部高速缓存(即即L1 Cache)。 集成在集成在CPU芯片外部的高速缓存称为芯片外部的高速缓存称为二级高速缓存或二级高速缓存或L2 Cache。从。从Pentium II开始，将开始，将L2 Cache集成在片内。集成在片内。 Itanium CPU采用了片内采用了片内L3 Cache。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标3.3.高速缓冲存储器（高速缓冲存储器（CacheCache） CPUCPU对于分级结构的对于分级结构的CacheCache访问过程：访问过程： 首先访问一级首先访问一级CacheCache，若未命中则访，若未命中则访问二级问二级CacheCache，若仍未命中则需访问主存，若仍未命中则需访问主存，若命中则从若命中则从CacheCache中高速获取数据。中高速获取数据。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标4. 4. 地址总线宽度：地址总线宽度： 决定决定CPUCPU可以访问的物理地址空间的大可以访问的物理地址空间的大小。小。 若地址线若地址线n n位，则寻址范围是位，则寻址范围是2 2n n 字节。字节。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标5. 5. 工作电压（工作电压（Work VoltageWork Voltage） 指指CPUCPU正常工作时所需的电压。正常工作时所需的电压。 低电压可以解决耗电量过大和发热量过高低电压可以解决耗电量过大和发热量过高的问题。的问题。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标6. 6. 制造工艺制造工艺 线宽：指芯片上的最基本功能单元（门电线宽：指芯片上的最基本功能单元（门电路）的宽度。路）的宽度。线宽小线宽小晶体管小、密集晶体管小、密集降低芯片功耗降低芯片功耗系统更稳定，系统更稳定，CPUCPU可以运行在更高的频可以运行在更高的频率下率下在相同的芯片复杂程度下可使用更在相同的芯片复杂程度下可使用更小的晶片小的晶片降低了成本。降低了成本。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n微处理器的主要性能指标微处理器的主要性能指标7. iCOMP指数指数衡量衡量Intel系列微处理器性能的综合指数。系列微处理器性能的综合指数。度量方式度量方式16位整数运算占位整数运算占53;16位浮点运算占位浮点运算占232位整数运算占位整数运算占1516位图形处理占位图形处理占1032位位浮浮点点运运算算与与图图形形处处理理、16位位及及32位位图图像处理这四项各占像处理这四项各占5 各各项项采采用用Intel公公司司所所设设计计的的公公式式计计算算，最最后得出后得出iCOMP值。值。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术流水线技术流水线技术CacheCache存储器（第五章介绍）存储器（第五章介绍） 虚拟存储器技术（第五章介绍）虚拟存储器技术（第五章介绍） 多媒体扩展多媒体扩展(MMX(MMX，Multi-Media Multi-Media eXtentioneXtention) )技术技术 乱序执行技术乱序执行技术 分支预测和推测执行技术分支预测和推测执行技术信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术流水线技术流水线技术 定义：定义： 是一种将每条指令的执行过程分解为多是一种将每条指令的执行过程分解为多步，并让不同指令的各步操作重叠，从步，并让不同指令的各步操作重叠，从而实现几条指令并行处理，以加速程序而实现几条指令并行处理，以加速程序运行过程的技术。运行过程的技术。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术流水线技术流水线技术 指令的执行过程：指令的执行过程：取指令（取指令（IFIF）指令译码（指令译码（IDID）取操作数（取操作数（OFOF）执行（执行（EXEX）结果写回（结果写回（WBWB）一个指令流水线的过程段一个指令流水线的过程段输入输入输出输出IF ID OF EX WB信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室输出输出 2.1 8086微处理器的内部结构微处理器的内部结构输入输入IF ID EX WB空间空间S时间时间TIFIDEXWB1 2 3 4 5 6 7 8 9 10 指令指令1指令指令2I1I2一个指令流水线的过程段一个指令流水线的过程段指令指令5内内存存指令指令3指令指令4指令指令6指令指令7指令指令8I3I4I5指令流水线的时空图指令流水线的时空图 OFI6指令指令9 9指令指令1010OF信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术流水线技术流水线技术 特点：特点：流水线满载时，每一个时钟周期输出流水线满载时，每一个时钟周期输出一条指令的执行结果。一条指令的执行结果。 流水线级数越多，每级所花时间越短，流水线级数越多，每级所花时间越短，时钟周期就越短，指令流速度也越快，时钟周期就越短，指令流速度也越快，指令平均执行时间越短。指令平均执行时间越短。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术流水线技术流水线技术 超流水线：流水线深度在超流水线：流水线深度在5 56 6级以上的级以上的流水线。流水线。超标量流水线：微处理器内部有两条或超标量流水线：微处理器内部有两条或更多的流水线，平均一个时钟周期可执更多的流水线，平均一个时钟周期可执行行2 2条或更多的指令。条或更多的指令。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术多媒体扩展多媒体扩展(MMX(MMX，Multi-Media Multi-Media eXtentioneXtention) )技术技术 在计算机系统中增加多媒体数据获取功在计算机系统中增加多媒体数据获取功能、多媒体数据压缩和解压缩功能、多能、多媒体数据压缩和解压缩功能、多媒体数据的实时处理和特技处理以及多媒体数据的实时处理和特技处理以及多媒体数据媒体数据I/OI/O与通信功能等。与通信功能等。单指令流多数据流单指令流多数据流SIMDSIMD技术是技术是MMXMMX的基的基础。础。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术多媒体扩展多媒体扩展(MMX(MMX，Multi-Media Multi-Media eXtentioneXtention) )技术技术 新增了四种新增了四种MMXMMX技术的数据类型：压缩技术的数据类型：压缩字节、压缩字、压缩双倍字、压缩四倍字节、压缩字、压缩双倍字、压缩四倍字，它们都是压缩的定点整数型。字，它们都是压缩的定点整数型。 提供了专门用于多媒体技术的指令。提供了专门用于多媒体技术的指令。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术乱序执行技术乱序执行技术允许指令按照不同于程序中指定的顺序允许指令按照不同于程序中指定的顺序发送给执行部件，以加速程序执行过程发送给执行部件，以加速程序执行过程的一种新技术。的一种新技术。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术分支预测和推测执行技术分支预测和推测执行技术解决转移指令造成的指令流水线的停顿解决转移指令造成的指令流水线的停顿问题。问题。分支预测：在转移指令执行结束前，提分支预测：在转移指令执行结束前，提前预测下一条要执行的指令的分支，避前预测下一条要执行的指令的分支，避免或减少流水线的停顿。免或减少流水线的停顿。推测执行是依托于分支预测基础上的，推测执行是依托于分支预测基础上的，在分支预测程序预测是否分支后所进行在分支预测程序预测是否分支后所进行的处理就是推测执行。的处理就是推测执行。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构 8086 8086微处理器微处理器1616位微处理器位微处理器1616条数据线条数据线2020条地址线，可直接寻址条地址线，可直接寻址1MB1MB的物理存储的物理存储空间。空间。采用采用4040条引线封装，单相时钟，条引线封装，单相时钟，5V5V电源。电源。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件执行部件执行部件信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室暂存器暂存器FREU控制电路控制电路输入输入/输出输出控制电路控制电路通用寄通用寄存器存器16位位执行部件执行部件 （EU）8位位 总线接口部件总线接口部件 (BIU)外部外部总线总线16位位20位位地址加法器地址加法器CSDSSSESIP内部暂存器内部暂存器AHALBHBLCHCLDHDLSPBPDISIALU2 3 4 5 61AXBXCXDX指令队列指令队列2.1 8086微处理器的内部结构微处理器的内部结构信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU组成：组成：段寄存器段寄存器指令指针指令指针地址加法器地址加法器指令队列缓冲器指令队列缓冲器总线控制电路总线控制电路 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU功能：功能：从存储器的指定单元取出指令，送至指令从存储器的指定单元取出指令，送至指令队列中排队或直接送给队列中排队或直接送给EUEU单元去执行；单元去执行；从存储器指定单元或外设端口中取出指令从存储器指定单元或外设端口中取出指令规定的操作数传送给执行单元规定的操作数传送给执行单元EUEU；把执行单元把执行单元EUEU的操作结果传送到指定的存的操作结果传送到指定的存储器或外设端口中。储器或外设端口中。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU指令队列缓冲器（指令队列缓冲器（6B6B）：）： 保存预取的指令。保存预取的指令。地址加法器和段寄存器地址加法器和段寄存器 ： 用来完成从用来完成从1616位段基地址位段基地址( (存放在段寄存器存放在段寄存器中中) )与与1616位段内偏移地址位段内偏移地址( (由指令指定由指令指定) )到到2020位物理位物理地址的转换。地址的转换。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU地址加法器和段寄存器地址加法器和段寄存器存储器分段原因：存储器分段原因： 80868086有有2020位地址线，具有位地址线，具有1MB1MB的寻址能的寻址能力，即存储器的物理地址是力，即存储器的物理地址是2020位的，但位的，但80868086的内部寄存器均为的内部寄存器均为1616位，无法保存位，无法保存2020位的物理地址。为了解决这个问题，位的物理地址。为了解决这个问题，80868086采用了存储器分段技术。采用了存储器分段技术。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIU-BIU-地址加法器和段寄存器地址加法器和段寄存器分段技术：分段技术：1MB1MB的存储器划分成若干个段，每段的的存储器划分成若干个段，每段的 最大长度为最大长度为64KB64KB。每段的起始地址（段基址）由段寄存每段的起始地址（段基址）由段寄存器给出。器给出。段内的存储地址相对于该段起始地址段内的存储地址相对于该段起始地址的最大偏移为的最大偏移为64K64K，可用，可用1616位的偏移量位的偏移量来表示。来表示。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU段的划分高地址高地址低地址低地址段基址段基址段基址段基址段基址段基址段基址段基址最大最大64KB段i-1段i段i+1信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU【问题问题】 段寄存器是段寄存器是1616位的，而段基址是位的，而段基址是2020位的，位的，如何用如何用1616位宽度的段寄存器去保存位宽度的段寄存器去保存2020位的位的段基址呢？段基址呢？信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU【解答解答】 为了用为了用1616位的段寄存器保存位的段寄存器保存2020位的段基址，位的段基址，80868086系统约定，所有的段的基址最低系统约定，所有的段的基址最低4 4位为位为00000000，因此在保存段基址时，就可以不用保，因此在保存段基址时，就可以不用保存这最低的存这最低的4 4位地址，而仅保留段基址的高位地址，而仅保留段基址的高1616位，在形成物理地址的时候，按照段基址左位，在形成物理地址的时候，按照段基址左移移4 4位加偏移地址的方法进行。位加偏移地址的方法进行。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIU-BIU-地址加法器和段寄存器地址加法器和段寄存器 地址加法器用来完成分段管理的从地址加法器用来完成分段管理的从1616位段基地址位段基地址( (存放在段寄存器中存放在段寄存器中) )与与1616位段内位段内偏移地址偏移地址( (由指令指定由指令指定) )到到2020位物理地址的转位物理地址的转换。换。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU物理地址的计算方法物理地址的计算方法信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU指令指针指令指针IPIP：指出下一条待预取指令在现：指出下一条待预取指令在现行代码段中的段内偏移地址。行代码段中的段内偏移地址。总线控制电路：产生外部总线操作时的相总线控制电路：产生外部总线操作时的相关控制信号。关控制信号。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构执行部件执行部件EUEU组成：组成：算术逻辑运算部件算术逻辑运算部件ALUALU标志寄存器标志寄存器8 8个通用寄存器个通用寄存器暂存器暂存器队列控制逻辑队列控制逻辑时序控制逻辑。时序控制逻辑。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构执行部件执行部件EUEU功能：功能： 完成译码和执行指令的工作。完成译码和执行指令的工作。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构EUEU与与BIUBIU的关系的关系相互配合相互配合 ：EUEU从指令队列中取走指令后，指令队列出现从指令队列中取走指令后，指令队列出现空字节空字节,BIU,BIU就立即自动地从内存中取出后续就立即自动地从内存中取出后续的指令放入队列；的指令放入队列；当当EUEU执行指令需要操作数时，执行指令需要操作数时，BIUBIU就根据就根据EUEU给给出的操作数有效地址，从指定的内存单元或出的操作数有效地址，从指定的内存单元或I IO O端口取出数据供端口取出数据供EUEU使用；使用；当当EUEU运算结束后，运算结束后，BIUBIU将运算结果写入指定的将运算结果写入指定的内存单元或内存单元或I IO O端口。端口。 信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构EUEU与与BIUBIU的关系的关系相互独立相互独立 ： EUEU的执行指令操作与的执行指令操作与BIUBIU的取指操作在的取指操作在时间上可重叠进行，两个部件可并行工作，时间上可重叠进行，两个部件可并行工作，形成了指令流水线。形成了指令流水线。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的内部结构的内部结构EUEU与与BIUBIU的关系的关系信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构1414个个1616位寄存器位寄存器通用寄存器通用寄存器段寄存器段寄存器标志寄存器标志寄存器指令指针寄存器指令指针寄存器信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构通用寄存器通用寄存器数据寄存器数据寄存器 地址指针寄存器地址指针寄存器变址寄存器变址寄存器信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构通用寄存器通用寄存器数据寄存器数据寄存器(AX(AX，BXBX，CXCX，DX )DX )一般用于存放参加运算的数据或运一般用于存放参加运算的数据或运算结果。算结果。每个数据寄存器既可作为一个每个数据寄存器既可作为一个1616位位的寄存器使用，也可分为高字节的寄存器使用，也可分为高字节H H和低字节和低字节L L，分别作为两个独立的，分别作为两个独立的8 8位寄存器使用。位寄存器使用。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构通用寄存器通用寄存器地址指针寄存器（地址指针寄存器（SPSP、BPBP）主要用来存放堆栈数据区存储单元主要用来存放堆栈数据区存储单元的偏移地址。的偏移地址。SP:SP:栈顶指针栈顶指针BP:BP:基址指针基址指针信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构通用寄存器通用寄存器变址寄存器（变址寄存器（SISI、DIDI）既既可可作作为为1616位位数数据据寄寄存存器器使使用用，也也可可用用来来存存放放源源操操作作数数和和目目的的操操作数的变址值。作数的变址值。SISI：源变址寄存器：源变址寄存器DIDI：目的变址寄存器：目的变址寄存器信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构段寄存器（段寄存器（CSCS、DSDS、SSSS、ESES）CSCS：存放当前代码段的段地址：存放当前代码段的段地址SSSS：存放当前堆栈段的段地址：存放当前堆栈段的段地址DSDS：存放当前数据段的段地址：存放当前数据段的段地址ESES：存放当前附加段的段地址：存放当前附加段的段地址信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构标志寄存器标志寄存器FLAGS FLAGS 作用：作用：反映系统状态及运算结果的特点。反映系统状态及运算结果的特点。格式：格式：1616位寄存器，位寄存器，9 9个标志位。个标志位。15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0FLAGS信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构标志寄存器标志寄存器FLAGS FLAGS 状态标志位：状态标志位：AFAF，CFCF，OFOF，SFSF，ZFZF，PFPF 反映结果的特点。反映结果的特点。控制标志位：控制标志位：IFIF，DFDF，TFTF 改变处理器的操作改变处理器的操作。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构标志寄存器标志寄存器FLAGSFLAGS 状态标志位：状态标志位：AFAF，CFCF，ZFZF， SFSF， PFPF，OFOF A A标志标志运算过程是否产生半进位运算过程是否产生半进位 。 C C标志标志运算过程是否产生进位运算过程是否产生进位 。 Z Z标志标志 运算结果是否为运算结果是否为“0 0”。 S S标志标志运算结果是否为负数。运算结果是否为负数。 P P标志标志运算结果是否有偶数个运算结果是否有偶数个“1”1”。 O O标志标志运算过程是否产生溢出。运算过程是否产生溢出。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构其中其中OFOF标志标志： 对对8 8位操作数，位操作数，OF=D7cy+D6cyOF=D7cy+D6cy对对1616位操作数，位操作数，OF=DOF=D1515cycy+D+D14cy14cy对对3232位操作数，位操作数，OF=DOF=D3131cycy+D+D30cy30cy信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构标志寄存器标志寄存器FLAGS FLAGS 方向标志位方向标志位DFDF串操作时控制串处理的方向。串操作时控制串处理的方向。DF=1 : DF=1 : 由高地址向低地址方向处理由高地址向低地址方向处理DF=0 : DF=0 : 由低地址向高地址方向处理由低地址向高地址方向处理信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构标志寄存器标志寄存器FLAGS FLAGS 中断允许标志位中断允许标志位IFIF是否允许是否允许CPUCPU响应外部响应外部INTRINTR。IF=1 : IF=1 : 允许允许IF=0 : IF=0 : 不允许不允许信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构标志寄存器标志寄存器FLAGS FLAGS 追踪标志位追踪标志位TFTFTF=1 : TF=1 : 处理机处于单步工作方式处理机处于单步工作方式TF=0 : TF=0 : 处理机正常工作处理机正常工作单步方式常用于调试程序。单步方式常用于调试程序。信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构n80868086的寄存器结构的寄存器结构CPUCPU复位后各主要寄存器的状态：复位后各主要寄存器的状态： CS:FFFFH DS:0000H IP:0000HCS:FFFFH DS:0000H IP:0000H ES:0000H SS:0000H FR:0000H ES:0000H SS:0000H FR:0000H信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构小小 结结n微处理器的主要性能指标微处理器的主要性能指标n80X8680X86系列微处理器的有关新技术系列微处理器的有关新技术n80868086的内部结构的内部结构总线接口部件总线接口部件BIUBIU执行部件执行部件EUEUn80868086的寄存器结构的寄存器结构通用寄存器通用寄存器段寄存器段寄存器标志寄存器标志寄存器指令指针寄存器指令指针寄存器信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室2.1 8086微处理器的内部结构微处理器的内部结构作业作业P78-79 3.4.5.6P78-79 3.4.5.6信息工程大学电子技术学院信息工程大学电子技术学院401401教研室教研室