二、优先编码器 特点：允许特点：允许特点：允许特点：允许同时输入同时输入同时输入同时输入两两两两个以上的编码信号，但个以上的编码信号，但个以上的编码信号，但个以上的编码信号，但只对其中优先权最高的只对其中优先权最高的只对其中优先权最高的只对其中优先权最高的一个进行编码一个进行编码一个进行编码一个进行编码 优先级别的高低优先级别的高低优先级别的高低优先级别的高低由设计者由设计者由设计者由设计者根据输入信号的轻重缓急情根据输入信号的轻重缓急情根据输入信号的轻重缓急情根据输入信号的轻重缓急情况而定。如根据病情而设定况而定。如根据病情而设定况而定。如根据病情而设定况而定。如根据病情而设定优先权优先权优先权优先权 例：例：例：例：8 8线线线线-3-3线优先编码线优先编码线优先编码线优先编码器器器器 （设（设（设（设I I7 7优先权最高优先权最高优先权最高优先权最高II0 0优先权最低）优先权最低）优先权最低）优先权最低）输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 0X XX XX XX XX XX XX X1 11 11 11 1X XX XX XX XX XX X1 10 01 11 10 0X XX XX XX XX X1 10 00 01 10 01 1X XX XX XX X1 10 00 00 01 10 00 0X XX XX X1 10 00 00 00 00 01 11 1X XX X1 10 00 00 00 00 00 01 10 0X X1 10 00 00 00 00 00 00 00 01 11 10 00 00 00 00 00 00 00 00 00 0低电平实例：实例：8 8线线线线-3-3线线线线优先编码器优先编码器优先编码器优先编码器74HC14874HC148选选选选通通通通信信信信号号号号附附附附加加加加输输输输出出出出信信信信号号输输 入入输输 出出1 1X XX XX XX XX XX XX XX X1 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 10 0X XX XX XX XX XX XX X0 00 00 00 01 10 00 0X XX XX XX XX XX X0 01 10 00 01 11 10 00 0X XX XX XX XX X0 01 11 10 01 10 01 10 00 0X XX XX XX X0 01 11 11 10 01 11 11 10 00 0X XX XX X0 01 11 11 11 11 10 00 01 10 00 0X XX X0 01 11 11 11 11 11 10 01 11 10 00 0X X0 01 11 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 11 11 11 11 10 0为0时，电路工作无编码输入为0时，电路工作有编码输入状态状态1 11 1不工作不工作0 01 1工作，但无工作，但无输入输入1 10 0工作，且有工作，且有输入输入0 00 0不可能出现不可能出现附加输出信号的状态及含意附加输出信号的状态及含意控制端扩展功能举例：控制端扩展功能举例： 例：例：用两片用两片8 8线线-3-3线优先编码器线优先编码器1616线线-4-4线优先编码器线优先编码器其中，其中， 的优先权最高的优先权最高 YsYsYexYex状态状态1 11 1不工作不工作0 01 1工作，但无输入工作，但无输入1 10 0工作，且有输入工作，且有输入0 00 0不可能出现不可能出现 第一片为高优先权第一片为高优先权 只有只有(1)(1)无编码输入时，无编码输入时，(2)(2)才允许工作才允许工作 第第(1)(1)片片 时表示对时表示对 的编码的编码 低低3 3位输出应是两片的输出的位输出应是两片的输出的“ “或或” ”(1)片无有效编码请求时才允许(2)片编码编码输出的最高位编码输出为原码三、二三、二三、二三、二- - - -十进制优先编码器十进制优先编码器十进制优先编码器十进制优先编码器 将将 编成编成0110 11100110 1110 的优先权最高，的优先权最高， 最低最低 输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码 二十进制优先编码器二十进制优先编码器74LS14774LS147的逻辑图的逻辑图1 1 1 11 1 1 10 1 1 00 1 1 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 11 0 1 01 0 1 01 0 1 11 0 1 11 1 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1X X X X X X X X X X X X X X X X 0 0X X X X X X X X X X X X X X 0 0 1 1X X X X X X X X X X X X 0 0 1 1 1 1X X X X X X X X X X 0 0 1 1 1 1 1 1X X X X X X X X 0 0 1 1 1 1 1 1 1 1X X X X X X 0 0 1 1 1 1 1 1 1 1 1 1X X X X 0 0 1 1 1 1 1 1 1 1 1 1 1 1X X 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输 出出输输 入入如输入如输入1111001011优优先先顺顺序序I I0 0I I5 5I I9 9Y Y3 3Y Y0 01 11 10 01 10 00 01 11 11 11 11 10 01 10 0表示表示输出反码输出反码表示输入表示输入低电平有效低电平有效如输入如输入11110010115有效，输出有效，输出1010（5的反码）的反码）74LS14774LS147优先编码器示意图优先编码器示意图4.3.2 4.3.2 译码器译码器译码器译码器 译码：将每个输入的二进制代码译成对应的输出高、低电平译码：将每个输入的二进制代码译成对应的输出高、低电平译码：将每个输入的二进制代码译成对应的输出高、低电平译码：将每个输入的二进制代码译成对应的输出高、低电平信号。信号。信号。信号。 译码器译码器译码器译码器： 实现译码功能的电路。实现译码功能的电路。实现译码功能的电路。实现译码功能的电路。二进制代码原来信息编码对象编码译码二二-十进制译码器十进制译码器通用译码器通用译码器显示译码器显示译码器二进制译码器二进制译码器代码转换器代码转换器译码器译码器译码器的种类译码器的种类一、二进制译码器一、二进制译码器一、二进制译码器一、二进制译码器输输 入入输输 出出A A2 2A A1 1A A0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 00 0输入：二进制代码（输入：二进制代码（N N位），位），输出：输出：2 2N N个，每个输出仅包含一个个，每个输出仅包含一个最小项最小项。 三位二进制译码器的方框图输入是三位二进制代码、有八种状态，八个输出输入是三位二进制代码、有八种状态，八个输出端分别对映其中一种输入状态。因此，又把三位二进端分别对映其中一种输入状态。因此，又把三位二进制译码器称为制译码器称为3 3线线88线译码器线译码器。例：例：例：例：3 3线线线线88线译码器线译码器线译码器线译码器集成译码器实例：集成译码器实例：74HC13874HC138内部电路图译码输入端 S S为附加控制端为附加控制端（又称使能端）（又称使能端） S=1 S=1 译码工作译码工作 S=0 S=0 禁止译码禁止译码， 输出全输出全1 1 低电平输出仿真仿真 74HC138的功能表：输输输输 入入入入输输输输 出出出出S S1 1A A2 2A A1 1A A0 00 0X XX XX XX X1 11 11 11 11 11 11 11 1X X1 1X XX XX X1 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 10 01 11 10 00 01 10 01 11 11 11 11 10 01 11 11 10 00 01 11 11 11 11 11 10 01 11 11 11 10 01 10 00 01 11 11 10 01 11 11 11 11 10 01 10 01 11 11 10 01 11 11 11 11 11 10 01 11 10 01 10 01 11 11 11 11 11 11 10 01 11 11 10 01 11 11 11 11 11 11 1译中为0高电平有效低电平有效禁止译码译码工作图 74HC138的逻辑符号低电平有效输出三位二进制代码使能端此译码器又是一个完整的数据分配器此译码器又是一个完整的数据分配器 用译码器构成数据分配器用译码器构成数据分配器DA1A0Y0Y1Y2Y3数据分配器原理框图数据分配器原理框图用用3-8译码器构成八输出数据分配器译码器构成八输出数据分配器？只要将只要将3-8译码器的选通端接为数据输入即可。译码器的选通端接为数据输入即可。D 应用举例 利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展例：例：例：例： 用用用用74HC13874HC138（3 3线线线线88线译码器）线译码器）线译码器）线译码器） 4 4线线线线1616线译码器线译码器线译码器线译码器 应用举例 功能扩展(利用使能端实现) 扩展位控制使能端D3 =0时，片1工作，片2禁止 D3 =1时，片1禁止，片2工作二、二二、二二、二二、二十进制译码器十进制译码器十进制译码器十进制译码器 将输入将输入将输入将输入BCDBCD码的码的码的码的1010个代码译成个代码译成个代码译成个代码译成1010个高、低电平的输出信号个高、低电平的输出信号个高、低电平的输出信号个高、低电平的输出信号BCDBCD码码码码以外的伪码以外的伪码以外的伪码以外的伪码，输出，输出，输出，输出均无均无均无均无低电平信号产生低电平信号产生低电平信号产生低电平信号产生 例：例：例：例：74HC4274HC42图 二十进制译码器74HC42的逻辑符号表 二-十进制译码器74HC42的功能表译中为0拒绝伪码三、用译码器设计组合逻辑电路三、用译码器设计组合逻辑电路三、用译码器设计组合逻辑电路三、用译码器设计组合逻辑电路1. 1. 基本原理基本原理基本原理基本原理3 3位位位位二进制译码器给出二进制译码器给出二进制译码器给出二进制译码器给出3 3变量变量变量变量的全部最小项的全部最小项的全部最小项的全部最小项; ;。n n位位位位二进制译码器给出二进制译码器给出二进制译码器给出二进制译码器给出n n变量变量变量变量的全部最小项的全部最小项的全部最小项的全部最小项; ;任意函数任意函数任意函数任意函数将将将将n n位二进制译码输出的位二进制译码输出的位二进制译码输出的位二进制译码输出的最小项组合起来最小项组合起来最小项组合起来最小项组合起来，可获得任何，可获得任何，可获得任何，可获得任何形式的输入变量不大于形式的输入变量不大于形式的输入变量不大于形式的输入变量不大于n n的组合函数的组合函数的组合函数的组合函数数据输入端数据输入端A B C2. 2. 举例举例例：利用例：利用74HC13874HC138设计一个多输出的组合逻辑电路，输出设计一个多输出的组合逻辑电路，输出逻辑函数式为：逻辑函数式为：四、显示译码器四、显示译码器在数字测量仪表和各种数字系统中，需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。 数字显示电路通常由显示译码器、驱动器和显示器等部分组成。 1. 1. 七段字符显示器七段字符显示器 如：如：数字显示器件数字显示器件数字显示器件数字显示器件 数字显示器件是用来数字显示器件是用来数字显示器件是用来数字显示器件是用来显示数字、文字或者符号显示数字、文字或者符号显示数字、文字或者符号显示数字、文字或者符号的的的的器件，常见的有辉光数码管、荧光数码管、器件，常见的有辉光数码管、荧光数码管、器件，常见的有辉光数码管、荧光数码管、器件，常见的有辉光数码管、荧光数码管、液晶显液晶显液晶显液晶显示器、发光二极管数码管示器、发光二极管数码管示器、发光二极管数码管示器、发光二极管数码管、场致发光数字板、等离、场致发光数字板、等离、场致发光数字板、等离、场致发光数字板、等离子体显示板等等子体显示板等等子体显示板等等子体显示板等等发光二极管（发光二极管（LED）液晶显示器（液晶显示器（ LCD）图 七段数码管字形显示方式 七段字形显示方式LED数码管通常采用图所示的七段字形显示方式来表示0-9十个数字。图 七段显示LED数码管(a) 外形图 (b) 共阴型 (c) 共阳型 (1) LED数码管数码管LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。LED数码管有两种形式：共阴型和共阳型。公共阴极公共阳极高电平驱动低电平驱动 （2 2）发光二极管（发光二极管（LED）及其驱动方式及其驱动方式 LED具有许多优点，它不仅有工作电压低3V)、体积小、寿命长、可靠性高等优点，而且响应速度快(100ns)、亮度比较高。一般LED的工作电流选在510mA，但不允许超过最大值（通常为50mA）。 LED可以直接由门电路驱动。 功能：功能：功能：功能： 将将将将 4 4 位二进制代码位二进制代码位二进制代码位二进制代码，译为译为译为译为数码显示器所需的数码显示器所需的数码显示器所需的数码显示器所需的信信信信号号号号。如七段数码显示器，则译为。如七段数码显示器，则译为。如七段数码显示器，则译为。如七段数码显示器，则译为 7 7 个显示信号，通过个显示信号，通过个显示信号，通过个显示信号，通过数码管数码管数码管数码管显示相应的数字显示相应的数字显示相应的数字显示相应的数字。2 2 2 2 七段显示译码器七段显示译码器七段显示译码器七段显示译码器仿真仿真 图 7448的逻辑符号七段显示译码器 七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。7448是一种七段显示译码器。 BCDBCD七段字符显示译码器七段字符显示译码器七段字符显示译码器七段字符显示译码器（代码转换器）（代码转换器）（代码转换器）（代码转换器）7448 7448 输输输输 入入入入输输输输 出出出出数字数字A A3 3A A2 2A A1 1 A A0 0Y Ya aY Yb bY Yc c Y Yd dY Ye eY Yf fY Yg g字形字形0 00 00 00 00 01 11 11 11 11 11 10 01 10 00 00 01 10 01 11 10 00 00 00 02 20 00 01 10 01 11 10 01 11 10 01 13 30 00 01 11 11 11 11 11 10 00 01 14 40 01 10 00 00 01 11 10 00 01 11 15 50 01 10 01 11 10 01 11 10 01 11 16 60 01 11 10 00 00 01 11 11 11 11 17 70 01 11 11 11 11 11 10 00 00 00 08 81 10 00 00 01 11 11 11 11 11 11 19 91 10 00 01 11 11 11 10 00 01 11 110101 10 01 10 00 00 00 01 11 10 01 111111 10 01 11 10 00 01 11 10 00 01 112121 11 10 00 00 01 10 00 00 01 11 113131 11 10 01 11 10 00 01 10 01 11 114141 11 11 10 00 00 00 01 11 11 11 115151 11 11 11 10 00 00 00 00 00 00 0真值表真值表 卡诺图卡诺图BCDBCD七段显示译码器七段显示译码器74487448的逻辑图的逻辑图74487448的功能表的功能表1）灯测试输入灯测试输入 ：为低电平时，：为低电平时，输出全部置为输出全部置为1，数码管应显示，数码管应显示“8”。正常使用，应接高电平。正常使用，应接高电平。2）灭零输入灭零输入 ：为低电平，且：为低电平，且A3A2A1A0=0时，数码管不显示（灭）。时，数码管不显示（灭）。3）熄灭输入熄灭输入/灭零输出灭零输出 ：双重功能的输入双重功能的输入/输出端。输出端。因此因此因此因此 表示译码器表示译码器表示译码器表示译码器将本来应该显示的零熄灭了将本来应该显示的零熄灭了将本来应该显示的零熄灭了将本来应该显示的零熄灭了 将灭将灭0输出和灭输出和灭0输入配合使用，可以实现多位数码显示的灭输入配合使用，可以实现多位数码显示的灭0控制。控制。 输入：输入：外加低电平时，外加低电平时，无论输入状无论输入状无论输入状无论输入状态是什么，态是什么，态是什么，态是什么，所有所有数码管熄灭数码管熄灭数码管熄灭数码管熄灭。 输出：输出：当当A3A2A1A0为为0时，时，且灭零且灭零且灭零且灭零输入信号输入信号输入信号输入信号 时，时，时，时，输出为输出为0。用用74487448可以直接驱动共阴极的数码管可以直接驱动共阴极的数码管如需要较大电流可采用如下连接方法如需要较大电流可采用如下连接方法例：利用例：利用 和和 的配合，实现的配合，实现多位显示系统的灭多位显示系统的灭零控制零控制 整数部分整数部分整数部分整数部分：最高位是：最高位是：最高位是：最高位是0 0，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出 作为次高位的作为次高位的作为次高位的作为次高位的 输入信号输入信号输入信号输入信号 小数部分：小数部分：小数部分：小数部分：最低位是最低位是最低位是最低位是0 0，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出 作为次低位的作为次低位的作为次低位的作为次低位的 输入信号输入信号输入信号输入信号但小数点前后两位应能显示但小数点前后两位应能显示04.3.3 4.3.3 数据选择器数据选择器数据选择器数据选择器一、工作原理一、工作原理一、工作原理一、工作原理常见的数据选择器有常见的数据选择器有四选一、四选一、八选一、十六选一八选一、十六选一电路电路A A1 1A A0 0Y Y1 11 1X XX X0 00 00 00 0D D10100 00 01 1D D11110 01 10 0D D12120 01 11 1D D1313 例：例：例：例：“ “双四选一双四选一双四选一双四选一” ”，74HC15374HC153 分析其中的一个分析其中的一个分析其中的一个分析其中的一个“ “四选一四选一四选一四选一” ”例：用两个例：用两个例：用两个例：用两个“ “四选一四选一四选一四选一” ”接成接成接成接成“ “八选一八选一八选一八选一” ” “ “四选一四选一四选一四选一” ”只有只有只有只有2 2位地址输入，从四个输入中选中一个位地址输入，从四个输入中选中一个位地址输入，从四个输入中选中一个位地址输入，从四个输入中选中一个 “ “八选一八选一八选一八选一” ”的八个数据需要的八个数据需要的八个数据需要的八个数据需要3 3位地址代码指定其中任何一位地址代码指定其中任何一位地址代码指定其中任何一位地址代码指定其中任何一个个个个二、用数据选择器设计组合电路二、用数据选择器设计组合电路二、用数据选择器设计组合电路二、用数据选择器设计组合电路1. 1. 基本原理基本原理基本原理基本原理 具有具有具有具有n n位地址输入位地址输入位地址输入位地址输入的数据选择器，可产生任的数据选择器，可产生任的数据选择器，可产生任的数据选择器，可产生任何形式的输入变量何形式的输入变量何形式的输入变量何形式的输入变量不大于不大于不大于不大于n+1n+1的组合函数的组合函数的组合函数的组合函数例如：例如：例如：例如：4.3.4 4.3.4 加法器加法器加法器加法器一、一、一、一、1 1位加法器位加法器位加法器位加法器1. 1. 半加器半加器半加器半加器: : 不考虑来自低位的进位，将两个不考虑来自低位的进位，将两个不考虑来自低位的进位，将两个不考虑来自低位的进位，将两个1 1位的二进制数位的二进制数位的二进制数位的二进制数相加相加相加相加输输输输 入入入入输输输输 出出出出A AB BS SCOCO0 00 00 00 00 01 11 10 01 10 01 10 01 11 10 01 12. 2. 全加器：全加器：全加器：全加器：将两个将两个将两个将两个1 1位二进制数及来自低位的进位相加位二进制数及来自低位的进位相加位二进制数及来自低位的进位相加位二进制数及来自低位的进位相加 输输输输 入入入入输输输输 出出出出A AB BCICIS SCOCO0 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 174LS18374LS183二、多位加法器二、多位加法器二、多位加法器二、多位加法器1.1.串行进位加法器串行进位加法器串行进位加法器串行进位加法器2.2.优点：优点：优点：优点：简单简单简单简单3.3.缺点：缺点：缺点：缺点：慢慢慢慢CI是低位的进位，CO是向高位的进位，A3A2A1A0和B3B2B1B0是两个二进制待加数，S3、S2、S1、S0是对应各位的和。 2. 2. 超前进位加法器超前进位加法器超前进位加法器超前进位加法器基本原理：基本原理：基本原理：基本原理：加到第加到第加到第加到第i i位位位位的进位输入信号是两的进位输入信号是两的进位输入信号是两的进位输入信号是两个加数第个加数第个加数第个加数第i i位以前各位位以前各位位以前各位位以前各位（0 j-10 j-1）的函数，）的函数，）的函数，）的函数，可在相加前由可在相加前由可在相加前由可在相加前由A,BA,B两数确定。两数确定。两数确定。两数确定。优点：优点：优点：优点：快，每快，每快，每快，每1 1位的位的位的位的和和和和及最后的及最后的及最后的及最后的进位进位进位进位基本同时产生。基本同时产生。基本同时产生。基本同时产生。 缺点：缺点：缺点：缺点：电路复杂。电路复杂。电路复杂。电路复杂。74LS28374LS283加数加数被加数被加数和和低位进位低位进位高位进位高位进位三、用加法器设计组合电路三、用加法器设计组合电路三、用加法器设计组合电路三、用加法器设计组合电路 基本原理：基本原理：基本原理：基本原理： 若生成函数可变换成若生成函数可变换成若生成函数可变换成若生成函数可变换成输入变量输入变量输入变量输入变量与与与与输入变量输入变量输入变量输入变量相加相加相加相加 若生成函数可变换成若生成函数可变换成若生成函数可变换成若生成函数可变换成输入变量输入变量输入变量输入变量与与与与常量常量常量常量相加相加相加相加例：将例：将例：将例：将BCDBCD的的的的84218421码转换为余码转换为余码转换为余码转换为余3 3码码码码输输输输 入入入入输输输输 出出出出D DC CB BA AY Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 01 11 10 00 00 01 10 01 10 00 00 00 01 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 00 00 01 11 11 10 01 10 01 11 10 00 00 00 01 11 10 01 10 00 01 10 01 11 11 11 10 01 10 01 10 00 00 01 10 01 11 11 10 00 01 11 11 10 00 0思考思考思考思考：1 1、如何用、如何用、如何用、如何用74LS28374LS283实现二进制减法运算实现二进制减法运算实现二进制减法运算实现二进制减法运算 ? ?分析分析： A减减B的运算相的运算相当于进行当于进行A加加B的补码的补码（反码（反码+1） 1思考思考思考思考：2 2、如何用、如何用、如何用、如何用74LS28374LS283通过控制端可以加法也可以通过控制端可以加法也可以通过控制端可以加法也可以通过控制端可以加法也可以实现减法运算实现减法运算实现减法运算实现减法运算 ? ?A BA BY Y0 00 00 00 00 0 0 00 10 10 10 11 1 1 11 1 1 1 0 0 0 01 1 1 11 1 1 1 1 1 1 10 0 0 04.3.5 4.3.5 数值比较器数值比较器数值比较器数值比较器 用来比较两个二进制数的数值大小用来比较两个二进制数的数值大小用来比较两个二进制数的数值大小用来比较两个二进制数的数值大小一、一、一、一、1 1位数值比较器位数值比较器位数值比较器位数值比较器 A,B A,B比较有三种可能结果比较有三种可能结果比较有三种可能结果比较有三种可能结果二、多位数值比较器二、多位数值比较器二、多位数值比较器二、多位数值比较器1.1.原理：从高位比起，只有高位相等，才比较下一位。原理：从高位比起，只有高位相等，才比较下一位。原理：从高位比起，只有高位相等，才比较下一位。原理：从高位比起，只有高位相等，才比较下一位。2.2.例如：例如：例如：例如：2. 2. 集成电路集成电路集成电路集成电路74LS8574LS85 实现实现实现实现4 4位二进制数的比较位二进制数的比较位二进制数的比较位二进制数的比较图 74LS85的逻辑符号3. 3. 比较两个比较两个比较两个比较两个8 8位二进制数的大小位二进制数的大小位二进制数的大小位二进制数的大小例：用两片例：用两片例：用两片例：用两片74LS8574LS85进行进行进行进行8 8位数比较位数比较位数比较位数比较（串联扩展方式）（串联扩展方式）（串联扩展方式）（串联扩展方式）低位片低位片高位片高位片低四位低四位高四位高四位 在位数较多且要满足一定的速度要求时，采取在位数较多且要满足一定的速度要求时，采取并并联联方式，它比串联扩展方式工作速度快。方式，它比串联扩展方式工作速度快。 用用用用74857485组成组成组成组成1616位数值比较器的并联扩展方式。位数值比较器的并联扩展方式。位数值比较器的并联扩展方式。位数值比较器的并联扩展方式。B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12输出输出4.4 4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争- -冒险现象冒险现象冒险现象冒险现象4.4.1 4.4.1 竞争竞争竞争竞争- -冒险现象及成因冒险现象及成因冒险现象及成因冒险现象及成因一、什么是一、什么是一、什么是一、什么是“ “竞争竞争竞争竞争” ”两个输入两个输入两个输入两个输入“ “同时向相反的逻辑电平变化同时向相反的逻辑电平变化同时向相反的逻辑电平变化同时向相反的逻辑电平变化” ”，称存在，称存在，称存在，称存在“ “竞争竞争竞争竞争” ” 二、因二、因二、因二、因“ “竞争竞争竞争竞争” ”而可能在输出产而可能在输出产而可能在输出产而可能在输出产生生生生尖峰脉冲尖峰脉冲尖峰脉冲尖峰脉冲的现象，破坏逻的现象，破坏逻的现象，破坏逻的现象，破坏逻辑功能；辑功能；辑功能；辑功能； 但但但但输入有竞争现象时，输入有竞争现象时，输出不一定都产生。故输出不一定都产生。故称为称为称为称为“ “竞争竞争竞争竞争- -冒险冒险冒险冒险” ” 4.4.3 4.4.3 消除竞争消除竞争消除竞争消除竞争- -冒险现象的方法冒险现象的方法冒险现象的方法冒险现象的方法一、接入滤波电容一、接入滤波电容一、接入滤波电容一、接入滤波电容尖峰脉冲很窄，用很小的电容就可将尖峰削弱到尖峰脉冲很窄，用很小的电容就可将尖峰削弱到尖峰脉冲很窄，用很小的电容就可将尖峰削弱到尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 V VTHTH 以下。以下。以下。以下。二、引入选通脉冲二、引入选通脉冲二、引入选通脉冲二、引入选通脉冲取选通脉冲作用时间，在电路达到稳定之后，取选通脉冲作用时间，在电路达到稳定之后，取选通脉冲作用时间，在电路达到稳定之后，取选通脉冲作用时间，在电路达到稳定之后，P P的高电平期的输出信号的高电平期的输出信号的高电平期的输出信号的高电平期的输出信号不会出现尖峰。不会出现尖峰。不会出现尖峰。不会出现尖峰。三、修改逻辑设计三、修改逻辑设计三、修改逻辑设计三、修改逻辑设计例：例：例：例： 修改逻辑设计修改逻辑设计修改逻辑设计修改逻辑设计适用范围有限；适用范围有限；加滤波电容加滤波电容是实验调试阶段是实验调试阶段常采取的应急措施；常采取的应急措施；加选通脉冲加选通脉冲则是行之有效的方法。目前则是行之有效的方法。目前许多许多MSI器件都备有使能器件都备有使能(选通控制选通控制)端，端， 为加选通信号消除为加选通信号消除毛刺提供了方便。毛刺提供了方便。 作业题作业题P210P210预习第五章13节