基于基于FPGA的片上系统的无线保密通的片上系统的无线保密通信终端信终端 作者：王元达作者：王元达工程实践任务：本设计使用硬件描述语言在FPGA数字逻辑层面上实现AES加解密，为了系统的扩展性和构建良好的人机交互，设计通过PS/2键盘输入加密密钥，并将其显示在LCD上。在软核MicroBlaze上，通过SPI总线读写FIFO和RAM控制射频芯片CC2420，使系统具有信道选择、地址识别、自动CRC校验功能，使系统更加安全、通信误码率更低。系统总体控制数据流图工程实践的目的：加深对AES加解密模块、无线通信模块、软核控制模块的理解熟悉利用verilog、FPGA语言对模块进行控制在实践中实现数据帧的发送、接收、检验等过程方法和思路：查阅相关资料，深入了解实验过程，及其涉及到的相关知识刻苦学习verilog及FPGA硬件设计语言的相关知识，熟练掌握硬件设计语言积极与同组的同学交流，在方法和进程上认识一致做好遇到困难、解决困难的准备难点预测：硬件设计语言的开发如何配置系统硬件CC2420是否对数据帧灵敏