西安电子科技大学西安电子科技大学 XIDIDIAN UNIVERSITYXIDIDIAN UNIVERSITY第四章第四章 MOSMOS场效应晶体管场效应晶体管MOSFETMOSFET频率特性和频率特性和CMOSCMOS开关开关2024/9/41场效应器件物理场效应器件物理4.2 MOSFET 本节内容本节内容pMOSFET等效电路等效电路p频率限制因素频率限制因素pNMOS开关开关pCMOS电路电路2024/9/42024/9/434.2 MOSFET 等效电路等效电路概述概述p等效电路是器件模型的一种形式，用于器件的仿真等效电路是器件模型的一种形式，用于器件的仿真p仿真：仿真：利用电路仿真软件利用电路仿真软件围绕围绕器件建立电路的器件建立电路的IV关系关系，对电路进行对电路进行仿真仿真验证，验证，仿真仿真是是一数学求解的过程一数学求解的过程u仿真时，无真正仿真时，无真正的的器件，元器件器件，元器件要用模型和模型参数来要用模型和模型参数来替代替代p模型：反映器件特性，可采用数学表达式、等效电路等形式模型：反映器件特性，可采用数学表达式、等效电路等形式u常用模型：等效电路常用模型：等效电路模型模型u模型参数：描述等效电路中各元件值所用的参数模型参数：描述等效电路中各元件值所用的参数。2024/9/444.2 MOSFET MOSFETMOSFET等效电路：等效元器件等效电路：等效元器件源极串联电阻源极串联电阻栅源交叠电容栅源交叠电容漏极串联电阻漏极串联电阻栅漏交叠电容栅漏交叠电容漏漏-衬底衬底pn结电容结电容栅源电容栅源电容栅漏电容栅漏电容跨导跨导寄生参数寄生参数本征参数本征参数pG-S：Cgs，Cgsp，rs；pG-D：Cgd，Cgdp ，rd；uCgs,Cgd: 体体现了了栅和源、漏附近的和源、漏附近的沟道沟道电荷荷间的相互作用的相互作用线性区：性区： Cgs Cgd (CoxWL)/2饱和区：和区： Cgd 0, Cgs2 (CoxWL)/3uCgsp,Cgdp:交叠交叠电容容pD-S：gm ， Id gmVgsCds：漏：漏-衬底衬底pn结电容结电容 （DB结势垒电容结势垒电容BS结势垒电容）结势垒电容）2024/9/454.2 MOSFET 完整的小信号等效电路完整的小信号等效电路p共源共源n沟沟MOSFET小信号等效电路小信号等效电路（VBS=0）总的栅源电容总的栅源电容Cgs+Cgsp总的栅漏电容总的栅漏电容Cgd+Cgdprds：沟道电阻，：沟道电阻，沟道电导的倒数沟道电导的倒数4.2 MOSFET 模型参数模型参数p模型参数：描述等效电路中各元件值所用的参数。模型参数：描述等效电路中各元件值所用的参数。p与与IDS相关的模型参数：相关的模型参数：W，L，KP(ucox)，LAMBDAp与与VT相关的模型参数：相关的模型参数：VT0，GAMMA， PHIp与栅相关的三个电容参数：与栅相关的三个电容参数：CGD，CGS，CGB2024/9/464.2 MOSFET 模型和模型参数特点模型和模型参数特点o随着沟长的缩短，短沟窄沟效应凸现，随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修公式和阈值电压公式都需修正，模型的发展级别特别多，模型也越来越复杂。正，模型的发展级别特别多，模型也越来越复杂。uu 最简单的模型：最简单的模型：最简单的模型：最简单的模型： LEVEL1 LEVEL1 适合长沟道器件，均匀掺杂的预分析，用作手工计算适合长沟道器件，均匀掺杂的预分析，用作手工计算适合长沟道器件，均匀掺杂的预分析，用作手工计算适合长沟道器件，均匀掺杂的预分析，用作手工计算uu相对复杂的模型：相对复杂的模型：相对复杂的模型：相对复杂的模型： LEVEL LEVEL3 3 经验模型，公式简单经验模型，公式简单经验模型，公式简单经验模型，公式简单, , 模拟效率高。包括一些短沟道效应，适合于模拟效率高。包括一些短沟道效应，适合于模拟效率高。包括一些短沟道效应，适合于模拟效率高。包括一些短沟道效应，适合于0.8um0.8um以以以以下器件下器件下器件下器件uu目前计算机常用仿真模型目前计算机常用仿真模型目前计算机常用仿真模型目前计算机常用仿真模型 BSIM3 BSIM3 （Berkly Short-channel IGET Model LEVEL LEVEL ，4747、4949） 基于物理模型，而不是经验公式。基于物理模型，而不是经验公式。基于物理模型，而不是经验公式。基于物理模型，而不是经验公式。 在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。 尽可能减少器件模型参数（尽可能减少器件模型参数（尽可能减少器件模型参数（尽可能减少器件模型参数（BSIM2 60BSIM2 60个，个，个，个，BSIM3 33BSIM3 33个）个）个）个）2024/9/472024/9/484.2 MOSFET MOSFETMOSFET频率限制频率限制pMOSFET可作为放大器件，工作频率能不能无限大？可作为放大器件，工作频率能不能无限大？uMOSFET存在很多电容，包括本征电容和寄生电容存在很多电容，包括本征电容和寄生电容u输入工作频率不同，器件电容的容抗不同输入工作频率不同，器件电容的容抗不同u频率太高，器件输出可能无法响应输入的变化，器件的特性变频率太高，器件输出可能无法响应输入的变化，器件的特性变差，甚至无法实现放大。差，甚至无法实现放大。2024/9/494.2 MOSFET MOSFETMOSFET频率限制因素频率限制因素p限制因素限制因素2：栅电容充放电需要的时间：栅电容充放电需要的时间u截止频率截止频率fT：器件电流增益为：器件电流增益为1时的时的频率频率p限制因素限制因素1：沟道载流子的沟道渡越时间沟道载流子的沟道渡越时间沟道渡越时间通常不是沟道渡越时间通常不是主要频率限制因素主要频率限制因素2024/9/4104.2 MOSFET 电流电流- -频率关系频率关系负载电阻负载电阻输入电流输入电流输出电流输出电流u密勒效密勒效应：将跨越将跨越输入入-输出端的出端的电容等效到容等效到输入端，入端，C值会会扩大（大（1K）倍，）倍，K为常数常数u共源连接的共源连接的NMOS：输入端：输入端GS，输入电流，输入电流Ii，即，即栅压对栅压对MOS电容电容的充放电的充放电电流；输出端电流；输出端DS，输出电流，输出电流Id2024/9/4114.2 MOSFET 含有密勒电容等效电路含有密勒电容等效电路p输入电流公式：输入电流公式：p米勒电容对米勒电容对MOSFET输入阻抗的影响：输入阻抗的影响：u使输入阻抗减小使输入阻抗减小2024/9/4124.2 MOSFET 截止频率推导截止频率推导2024/9/4134.2 MOSFET 提高频率特性途径提高频率特性途径p提高迁移率（提高迁移率（100方向，工艺优质）方向，工艺优质）p缩短缩短Lp减小寄生电容减小寄生电容2024/9/4144.2 MOSFET 开关原理开关原理p共源连接的共源连接的MOS开关相当于一个反相器开关相当于一个反相器uVIN=VDD，NMOS导通，稳态时导通，稳态时MOSFET处于深线性处于深线性RonRL,VOUT=VDD;p反相器电路反相器电路uNMOS工艺：耗尽型工艺：耗尽型NMOS作为负载，直流功耗大作为负载，直流功耗大uCMOS工艺：增强型工艺：增强型PMOS作为负载，即作为负载，即CMOS反相器（均为增强性器件）反相器（均为增强性器件）4.2 MOSFET CMOS导向器导向器pCMOS（Complentary 互补互补CMOS）un沟沟MOSFET与与p沟沟MOSFET互补互补u实现低功耗、全电平摆幅实现低功耗、全电平摆幅u数字逻辑电路的首选工艺数字逻辑电路的首选工艺p阱：局部衬底阱：局部衬底P阱阱4.2 MOSFET CMOS导向器导向器pNMOS高导通高导通(VIN=VDD )，PMOS低导通低导通(VIN=0)uVIN=VDD，VGSN=VDDVTN，NMOS导通导通uVIN=0，VGSP=-VDDVTP，PMOS导通导通4.2 MOSFET CMOSpt1t1时刻，时刻，VoutVout初初=0=0。ViVi1 1到到0, PMOS0, PMOS导通，导通，V VSDSD始始= =VDDVDD，有，有I ID D对对C CL L充电，随着充电充电，随着充电的进行，的进行，V VOutOut上升，上升，V VSDSD下降，脱离饱和区后，下降，脱离饱和区后，I ID D减小，直到减小，直到V VSDSD0 0，I ID D0 0 ，V VOutOutV VOHOH=VDD=VDD，充电完成。随后，充电完成。随后，VinVin维持低，静态维持低，静态,I,ID D0 0。pt2t2时刻，时刻， ViVi0 0到到1, nMOS1, nMOS导通，导通，V VDSDS始始= =VDDVDD，有，有I ID D，C CL L通过通过NMOSNMOS放电，随着放电的放电，随着放电的进行，进行，V Voutout下降，下降，V VDSDS下降，脱离饱和区后，下降，脱离饱和区后，I ID D减小，直到减小，直到V VSDSD0 0，I ID D0 0 ，V VOutOutV VOLOL=0=0，放电完成。随后，放电完成。随后，VinVin维持高，静态维持高，静态,I,ID D0 0。pCMOS如何实现低功耗，全电平摆幅？如何实现低功耗，全电平摆幅？nCLT：输出端出端对地地总电容容(下一下一级负载C、引、引线C、 NMOS和和PMOS的漏的漏衬PN结C)4.2 MOSFET CMOS反相器反相器2024/9/418p全全电平平摆幅：幅：VOH- VOL=VDD-0=VDDp静静态功耗：充放功耗：充放电完成后完成后电路的功耗，近似路的功耗，近似为零，零， 静静态时一管一管导通，另一管截止，不存在直流通路通，另一管截止，不存在直流通路p动态功耗：功耗：输入高低入高低电平平转换过程中的功耗。程中的功耗。u对CLT充放充放电的功耗的功耗 + N、P两管同两管同时导通通时的功耗的功耗u减小寄生减小寄生电容，减小容，减小高低高低电平平转换的的时间p开关时间：输出相对于输入的时间延迟，包括导通时间开关时间：输出相对于输入的时间延迟，包括导通时间t tonon和关断时间和关断时间t toffoffu载流子沟道输运时间，（本征延迟）载流子沟道输运时间，（本征延迟）u输出端对地电容的充放电时间。（负载延迟）输出端对地电容的充放电时间。（负载延迟）p提高开关速度途径（降低开关时间）：提高开关速度途径（降低开关时间）：u减小沟长减小沟长L L（L5um,L5um,开关速度由负载延迟决定）开关速度由负载延迟决定）u减小对地总电容：引线电容、减小对地总电容：引线电容、NOMS PMOSNOMS PMOS的的DBDB间间PNPN结电容等寄生电容结电容等寄生电容u增加跨导，提高充放电电流。（跨导和增加跨导，提高充放电电流。（跨导和I I都正比于增益因子）都正比于增益因子）2024/9/4194.2 MOSFET 开关时间开关时间2024/9/4204.2 MOSFET CMOS的工艺类型的工艺类型P阱阱n阱阱u 双阱：双阱：优化每种阱中的掺杂，可以优化每种阱中的掺杂，可以分别控制每种分别控制每种MOSFET的阈值电压和的阈值电压和跨导，改进跨导，改进CMOS电路的性能。电路的性能。u 电路电路常用工艺：常用工艺：P衬衬N阱阱P衬底接地，衬底接地，N阱电位接阱内最高电位阱电位接阱内最高电位,不同的阱可接不同的电位，不同的阱可接不同的电位，PMOS器器件设计灵活件设计灵活2024/9/4XIDIAN UNIVERSITYEND