4 4 组合逻辑电路的分析和设计组合逻辑电路的分析和设计4.1 概述概述4.2 门级组合逻辑电路的分析与设计门级组合逻辑电路的分析与设计4.3 编码器与译码器编码器与译码器4.4 多路选择器和多路分配器多路选择器和多路分配器4.5 加法器和比较器加法器和比较器4.6 基于基于MSI逻辑电路的分析逻辑电路的分析4.7 基于基于MSI逻辑电路的设计逻辑电路的设计4.8 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险2024/9/52024/9/5 4.1概述概述逻逻辑辑电电路路组合合 逻辑电路路时序序 逻辑电路路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入。 组成：组成：门电路，不存在门电路，不存在记忆元件。记忆元件。功能：功能：输出取决于当输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路组合电路+记忆记忆元件元件(第第7章章)。2024/9/52024/9/5向量形式向量形式输入与输出的函数关系输入与输出的函数关系组合逻辑电路的框图组合逻辑电路的框图 组组合合逻逻辑辑电电路路（由逻辑门（由逻辑门构成）构成）y1y2yma1a2ann输入逻输入逻辑变量辑变量m输出逻输出逻辑变量辑变量组组合合逻逻辑辑电电路路任任一一时时刻刻的的输输出出仅仅仅仅取取决决于于该该时时刻刻的输入，的输入，而与而与过去的输入无关。过去的输入无关。2024/9/52024/9/5组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.2 门级组合逻辑电路分析和设计逻辑门是组合逻辑电路的基本单元，即使后面介绍的基于MSI组合逻辑，MSI内部仍然是门基于门级组合逻辑电路的基本单元是各种基本门电路，它的分析和设计是组合电路分析设计方法的基础。4.2.1 分析方法分析方法4.2.2 设计方法设计方法2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.2.1 分析方法组合逻辑电路分析流程图组合逻辑电路分析流程图逻辑电路图逻辑电路图逻辑电路图逻辑电路图逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑功能说明逻辑功能说明逻辑功能说明逻辑功能说明逻辑真值表逻辑真值表逻辑真值表逻辑真值表化简或变换化简或变换化简或变换化简或变换2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.2.1 分析方法例4.2.1 分析下图电路的逻辑功能解：解：(1)(1)写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式 ( (由入到出写由入到出写由入到出写由入到出写) )L1=CB L2=BA L3=ACL= L1 L2 L3=CB BA AC(2)(2)将逻辑函数变换如下将逻辑函数变换如下将逻辑函数变换如下将逻辑函数变换如下L=CB+BA+ACA例例4.2.1的电路图的电路图CB74LS00&74LS102024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 输入输出A B C L0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 100010111(4)(4)分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能(3)(3)列真值表列真值表列真值表列真值表 当输入变量当输入变量A、B和和C中有两个以上取值为中有两个以上取值为1时，时，输出函数输出函数L=1；否则否则L= 0。实现了多数表决电路。实现了多数表决电路。1 1、不管逻辑表达式如何，不管逻辑表达式如何，不管逻辑表达式如何，不管逻辑表达式如何，先画表，填输入变量及所先画表，填输入变量及所先画表，填输入变量及所先画表，填输入变量及所有组合取值有组合取值有组合取值有组合取值 ；2 2、根据逻辑函数、根据逻辑函数、根据逻辑函数、根据逻辑函数 L=CB+BA+AC 正确填写正确填写2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学例例4.2.2 4.2.2 分析下图电路的逻辑功能分析下图电路的逻辑功能1C&L1例4.2.2题图L2L3L4SBA&11解：解：(1)(1)写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式 ( (由出到入写由出到入写由出到入写由出到入写) )2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 输入输出(校验位)C B A S0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 101101001(3)(3)列真值表列真值表列真值表列真值表(4)(4)分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 由分析可知由分析可知由分析可知由分析可知, , 该电路该电路该电路该电路的功能是一个的功能是一个的功能是一个的功能是一个3 3输入奇校验输入奇校验输入奇校验输入奇校验电路，即当输入变量中电路，即当输入变量中电路，即当输入变量中电路，即当输入变量中1 1的的的的个数为奇数时，输出个数为奇数时，输出个数为奇数时，输出个数为奇数时，输出 S S = = 1 1；否则否则否则否则S S = 0 = 0。即产生偶校验位即产生偶校验位即产生偶校验位即产生偶校验位2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.2.2 设计方法逻辑命题逻辑命题逻辑命题逻辑命题列真值表列真值表列真值表列真值表化简和变换化简和变换化简和变换化简和变换写逻辑函数式写逻辑函数式写逻辑函数式写逻辑函数式画逻辑电路图画逻辑电路图画逻辑电路图画逻辑电路图门级组合逻辑电路设计方法流程图门级组合逻辑电路设计方法流程图2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.2.2 设计方法举例说明 例4.2.3 为燃油蒸汽锅炉设计一个报警装为燃油蒸汽锅炉设计一个报警装置。用三个数字传感器分别监视燃油喷嘴的置。用三个数字传感器分别监视燃油喷嘴的开关状态、锅炉中的水温和压力是否超标。开关状态、锅炉中的水温和压力是否超标。当当喷嘴打开喷嘴打开且且压力压力或或水温过高水温过高时，都应发出时，都应发出报警信号。报警信号。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.2.2 设计方法(1)(1)列真值表列真值表列真值表列真值表 C表示喷嘴开关表示喷嘴开关:1开开,0关关B表示锅炉水温表示锅炉水温:1过高过高,0正正常常A表示压力表示压力:1过高过高,0正常正常 输入输出A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 100010101(2)(2)写出逻辑函数表达式写出逻辑函数表达式写出逻辑函数表达式写出逻辑函数表达式 L=CBA+CBA+CBAL=CB+CA=CB CAL=CB+CA=CB CA(3) (3) 将逻辑函数化简为与或表达式将逻辑函数化简为与或表达式将逻辑函数化简为与或表达式将逻辑函数化简为与或表达式 L=CB+CA 或者改为或者改为或者改为或者改为与非与非与非与非- - 与非与非与非与非表达式表达式表达式表达式2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.2.2 设计方法(4)(4)画逻辑电路图画逻辑电路图画逻辑电路图画逻辑电路图( (注意逻辑变换注意逻辑变换注意逻辑变换注意逻辑变换) )若直接用集成门电路实现，至少需要与门和或若直接用集成门电路实现，至少需要与门和或门两种类型的门电路。门两种类型的门电路。74LS08&CAB1L74LS32（a）用与门和或门实现用与门和或门实现74LS00（b）用与非门实现用与非门实现&CABL&2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学如果要求用OC门驱动，用发光二极管显示报警？ VCC&RLACB74LS03R？ L=CB+CA 灯亮灯亮如何变换？如何变换？OC特点？特点？ 要接上拉电阻；要接上拉电阻；低电平驱动能力强；低电平驱动能力强；可线与可线与2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学例4.2.4 评判小组由A、B、C三名评判员组成，其中A为主评判。当两名或两名以上评判员（必须包括A在内）认为同意，按动按键，可发出评判通过信号（灯亮）。试设计一个能实现此功能的表决器电路。 解 确定输入、输出变量；（确定输入、输出变量；（Y为输出，正逻辑）为输出，正逻辑）列出真值表列出真值表 写出函数表达式并化简写出函数表达式并化简 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学n画逻辑电路图画逻辑电路图n 74LS08&ACB1Y74LS32（a）用与门和或门实现用与门和或门实现74LS00（b）用与非门实现用与非门实现&ACBY&2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学CMOS 2输入与非实现的实际电路QUAD 2 INPUT HCC4011B VDD3 to 18V需要外接低电流发光二极管2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.3 编码器和译码器4.3.1 编码器4.3.2 译码器4.3.3 BCD-七段显示译码器2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学基本概念：基本概念：二进制编码二进制编码二进制编码二进制编码 将将将将二进制数码二进制数码二进制数码二进制数码(0(0或或或或1)1)按一定规则组成代码按一定规则组成代码按一定规则组成代码按一定规则组成代码表表表表示一个特定对象示一个特定对象示一个特定对象示一个特定对象具有编码功能的电路称为具有编码功能的电路称为具有编码功能的电路称为具有编码功能的电路称为编码电路编码电路编码电路编码电路，而相应的，而相应的，而相应的，而相应的MSIMSI芯片称为芯片称为芯片称为芯片称为编码器编码器编码器编码器( (Encoder)Encoder)编码器分类：按照被编对象的不同特点和编码编码器分类：按照被编对象的不同特点和编码编码器分类：按照被编对象的不同特点和编码编码器分类：按照被编对象的不同特点和编码要求，有各种不同的编码器，如二进制编码器、要求，有各种不同的编码器，如二进制编码器、要求，有各种不同的编码器，如二进制编码器、要求，有各种不同的编码器，如二进制编码器、优先编码器、优先编码器、优先编码器、优先编码器、84218421BCDBCD编码器等。编码器等。编码器等。编码器等。 4.3.1 编码器2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学编码器编码器二进制代码二进制代码某种控制信息、符号等某种控制信息、符号等编编 码码编码器编码器 把把每每一一输输入入信信号号转转化化为为对对应应的的编编码码，这这种种组组合合逻逻辑辑电电路路称称为编码器。为编码器。 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 有有一一键键盘盘输输入入电电路路，一一共共有有8个个按按键键，键键按按下下时时，对对应的输入信号为高电平。应的输入信号为高电平。 编码器的作用就是把每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。 二进制编码器二进制编码器编码器K0VCCY2I0K7K1I7I1Y1Y0键码2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 右图表示一个编码器框图。右图表示一个编码器框图。右图表示一个编码器框图。右图表示一个编码器框图。输入输入输入输入I I0 0 I I7 7表示表示表示表示8 8个不同事件，个不同事件，个不同事件，个不同事件，输出为输出为输出为输出为3 3位二进制代码位二进制代码位二进制代码位二进制代码A A2 2A A1 1A A0 0，根据被编对象个数及二进根据被编对象个数及二进根据被编对象个数及二进根据被编对象个数及二进制编码位数，该编码器称之制编码位数，该编码器称之制编码位数，该编码器称之制编码位数，该编码器称之为为为为8-38-3线二进制编码器。线二进制编码器。线二进制编码器。线二进制编码器。 n n n n位位位位二进制代码最多可以表示二进制代码最多可以表示二进制代码最多可以表示二进制代码最多可以表示2 2n n个个个个事件，称之为事件，称之为事件，称之为事件，称之为2 2n n n n 线二进制线二进制线二进制线二进制编码器。编码器。编码器。编码器。I0I1I2I3I4I5I6I7A0A1A2编码器框图编码器框图1.基本编码器功能描述2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学输 入输 出I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 1 右表是上图中右表是上图中右表是上图中右表是上图中8-38-3线二进制编码器功能线二进制编码器功能线二进制编码器功能线二进制编码器功能表，输入信号表，输入信号表，输入信号表，输入信号I I0 0 I I7 7依依依依次为高电平时，输出次为高电平时，输出次为高电平时，输出次为高电平时，输出A A2 2 A A0 0是一组对应的二是一组对应的二是一组对应的二是一组对应的二进制代码。进制代码。进制代码。进制代码。这里输入这里输入这里输入这里输入逻辑变量逻辑变量逻辑变量逻辑变量I I0 0、I I1 1、I I7 7是有约束条件的是有约束条件的是有约束条件的是有约束条件的，即，即，即，即任何时刻只能有一个任何时刻只能有一个任何时刻只能有一个任何时刻只能有一个输入端为输入端为输入端为输入端为1 1，其它输入，其它输入，其它输入，其它输入端均为端均为端均为端均为0 0。 功能表功能表2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学编码电路任何时刻只允许输入一个被编信号，要编码电路任何时刻只允许输入一个被编信号，要编码电路任何时刻只允许输入一个被编信号，要编码电路任何时刻只允许输入一个被编信号，要求对输入信号有所控制，否则输出将发生混乱。求对输入信号有所控制，否则输出将发生混乱。求对输入信号有所控制，否则输出将发生混乱。求对输入信号有所控制，否则输出将发生混乱。实际中常常会同时输入多路信号，这需要用优先实际中常常会同时输入多路信号，这需要用优先实际中常常会同时输入多路信号，这需要用优先实际中常常会同时输入多路信号，这需要用优先编码器实现编码功能。编码器实现编码功能。编码器实现编码功能。编码器实现编码功能。优先编码器对输入信号安排了优先编码顺序，允优先编码器对输入信号安排了优先编码顺序，允优先编码器对输入信号安排了优先编码顺序，允优先编码器对输入信号安排了优先编码顺序，允许同时输入多路编码信号，但编码电路只对其中许同时输入多路编码信号，但编码电路只对其中许同时输入多路编码信号，但编码电路只对其中许同时输入多路编码信号，但编码电路只对其中优先权最高的一个输入信号进行编码。优先权最高的一个输入信号进行编码。优先权最高的一个输入信号进行编码。优先权最高的一个输入信号进行编码。qq优先编码器广泛应用于计算机系统中的中断请求优先编码器广泛应用于计算机系统中的中断请求优先编码器广泛应用于计算机系统中的中断请求优先编码器广泛应用于计算机系统中的中断请求和数字控制的排队逻辑电路中。和数字控制的排队逻辑电路中。和数字控制的排队逻辑电路中。和数字控制的排队逻辑电路中。 2.优先编码器2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0输 入输 出 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 0下表是优先编码器下表是优先编码器下表是优先编码器下表是优先编码器74747474LS147LS147LS147LS147的功能表：的功能表：的功能表：的功能表： 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学10111121323459761474LS147Y0Y1Y2Y3I1I2I3I4I5I6I7I8I974LS147 符号图符号图vv特别约定特别约定特别约定特别约定：在本教材中：在本教材中：在本教材中：在本教材中 ，功能符号框图内所有变量均功能符号框图内所有变量均功能符号框图内所有变量均功能符号框图内所有变量均为正逻辑，框外输入端的小为正逻辑，框外输入端的小为正逻辑，框外输入端的小为正逻辑，框外输入端的小圆圈表示输入信号低电平圆圈表示输入信号低电平圆圈表示输入信号低电平圆圈表示输入信号低电平( (逻辑逻辑逻辑逻辑0)0)有效，而输出端的小有效，而输出端的小有效，而输出端的小有效，而输出端的小圆圈圆圈圆圈圆圈表示反码输出表示反码输出表示反码输出表示反码输出, ,并在框并在框并在框并在框外小圆圈对应的输入和输出外小圆圈对应的输入和输出外小圆圈对应的输入和输出外小圆圈对应的输入和输出变量上变量上变量上变量上冠以冠以冠以冠以“ “ ” ”号与之号与之号与之号与之对应。这样输入输出端的小对应。这样输入输出端的小对应。这样输入输出端的小对应。这样输入输出端的小圆圈可以理解为逻辑非运算。圆圈可以理解为逻辑非运算。圆圈可以理解为逻辑非运算。圆圈可以理解为逻辑非运算。下图是典型的优先编码器下图是典型的优先编码器下图是典型的优先编码器下图是典型的优先编码器74747474LS147LS147LS147LS147的符号图：的符号图：的符号图：的符号图： 仍然是一仍然是一个符号！个符号！2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学优先编码器优先编码器优先编码器优先编码器74747474LS147LS147LS147LS147的功能分析：的功能分析：的功能分析：的功能分析： 由功能表可以看出，输入是由功能表可以看出，输入是由功能表可以看出，输入是由功能表可以看出，输入是10101010路路路路( )( )( )( )被编对象，被编对象，被编对象，被编对象，允许同时有几个输入端送入编码信号。其中允许同时有几个输入端送入编码信号。其中允许同时有几个输入端送入编码信号。其中允许同时有几个输入端送入编码信号。其中 优先优先优先优先权最高，权最高，权最高，权最高， 依次降低，依次降低，依次降低，依次降低， 优先权最低。当优先权最低。当优先权最低。当优先权最低。当 =0 =0 =0 =0时，时，时，时，无论其他输入端有无信号无论其他输入端有无信号无论其他输入端有无信号无论其他输入端有无信号( ( ( (表中以表中以表中以表中以表示表示表示表示) ) ) )，输出端，输出端，输出端，输出端只给出只给出只给出只给出 反码形式的编码，即反码形式的编码，即反码形式的编码，即反码形式的编码，即 =0110 =0110 =0110 =0110。当。当。当。当 =1=1=1=1， =0 =0 =0 =0时，无论其他输入端有无信号，只对时，无论其他输入端有无信号，只对时，无论其他输入端有无信号，只对时，无论其他输入端有无信号，只对 编编编编码，输出其反码形式码，输出其反码形式码，输出其反码形式码，输出其反码形式 =0111 =0111 =0111 =0111，当所，当所，当所，当所有输入端都为有输入端都为有输入端都为有输入端都为1 1 1 1时，时，时，时，对对对对 进行编码，输出其反码形进行编码，输出其反码形进行编码，输出其反码形进行编码，输出其反码形式式式式 =1111 =1111 =1111 =1111。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.3.2 译码器译码是编码的译码是编码的译码是编码的译码是编码的逆过程逆过程逆过程逆过程，将输入特定含意的二进制将输入特定含意的二进制将输入特定含意的二进制将输入特定含意的二进制代码代码代码代码“ “翻译翻译翻译翻译” ”成对应的输出信号。成对应的输出信号。成对应的输出信号。成对应的输出信号。 具有译码功能的电路称为译码电路，而相应的具有译码功能的电路称为译码电路，而相应的具有译码功能的电路称为译码电路，而相应的具有译码功能的电路称为译码电路，而相应的MSIMSI芯片称为译码器芯片称为译码器芯片称为译码器芯片称为译码器( (Decoder)Decoder)。若译码器有若译码器有若译码器有若译码器有n n个输入端，则最多有个输入端，则最多有个输入端，则最多有个输入端，则最多有2 2n n个输出端，个输出端，个输出端，个输出端，这种译码器被称为这种译码器被称为这种译码器被称为这种译码器被称为n- n- 2 2n n线译码器。线译码器。线译码器。线译码器。若译码器只有一个输出端为有效电平，其余输出若译码器只有一个输出端为有效电平，其余输出若译码器只有一个输出端为有效电平，其余输出若译码器只有一个输出端为有效电平，其余输出端为相反电平，称为端为相反电平，称为端为相反电平，称为端为相反电平，称为基本译码器基本译码器基本译码器基本译码器；另外，也可以；另外，也可以；另外，也可以；另外，也可以有多个输出有效电平，如七段显示译码器等。有多个输出有效电平，如七段显示译码器等。有多个输出有效电平，如七段显示译码器等。有多个输出有效电平，如七段显示译码器等。 基本概念：2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学基本的二进制译码器基本的二进制译码器译码输入：译码输入：n n位位二进制二进制代码代码译码输出：译码输出：m位输出信号位输出信号m=2n译码规则：对应输入的译码规则：对应输入的一组一组二进制代码有二进制代码有且仅有一个输且仅有一个输出端为有效电平，其余输出出端为有效电平，其余输出端为相反电平端为相反电平15 14 13 12 11 10 9 7 4 5 6 A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STBSTCSTA1 2 3 74LS138符号图符号图2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学集成译码器集成译码器（1）.集成二进制译码器集成二进制译码器74LS1382024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学输入端输入端使能端使能端输出端输出端15 14 13 12 11 10 9 7 4 5 6 A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STBSTCSTA1 2 3 74LS138符号图符号图v 74LS138是最常用的是最常用的 集成译码器之一，它有集成译码器之一，它有3个个译码输入端译码输入端A2、A1和和A0，8个输出端个输出端 ，因此又称为，因此又称为3-8译码器译码器。图中图中STA、STB、STC是三个控制输入端是三个控制输入端(使使能控制端能控制端) ，当，当 = =0、 =1时，译码器处于时，译码器处于工作状态，否则译码器被工作状态，否则译码器被禁止禁止(即译码器不工作即译码器不工作)。 1. 基本译码器的功能描述2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学译码输入译码输入控制输入控制输入 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100000000011111111 A2 A1 A0 STA输出输出74LS138真值表或功能表真值表或功能表输出的逻输出的逻辑表达式辑表达式是？是？2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学其内部由集成门构成，知道了逻辑门的参数和使用注其内部由集成门构成，知道了逻辑门的参数和使用注意事项后，中规模我们就不需要知道内部电路，后面意事项后，中规模我们就不需要知道内部电路，后面很少介绍。很少介绍。MSIMSI需要会看功能表及灵活使用需要会看功能表及灵活使用二进制译码器二进制译码器7474LS138LS138内部逻辑电路图内部逻辑电路图 &1A2A1A0&Y7Y6&Y5&Y4&Y3&Y2&Y1&Y011111&1E2E1E3E2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学译码器译码器译码器译码器74747474LS138LS138LS138LS138的功能分析的功能分析的功能分析的功能分析 ： vv译码器处于禁止状态时，即无论输入为何状态，译码器处于禁止状态时，即无论输入为何状态，译码器处于禁止状态时，即无论输入为何状态，译码器处于禁止状态时，即无论输入为何状态，译码器输出全为译码器输出全为译码器输出全为译码器输出全为 1 1 1 1 ，表示无译码输出；，表示无译码输出；，表示无译码输出；，表示无译码输出； vv译码器处于工作状态时，译码器输出端的逻辑译码器处于工作状态时，译码器输出端的逻辑译码器处于工作状态时，译码器输出端的逻辑译码器处于工作状态时，译码器输出端的逻辑函数式为函数式为函数式为函数式为 ： 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学最小项唯一译码器的基本应用是作为最小项唯一译码器的基本应用是作为最小项唯一译码器的基本应用是作为最小项唯一译码器的基本应用是作为地址译码地址译码地址译码地址译码器器器器。在后续的计算机课程中应用非常普遍。在后续的计算机课程中应用非常普遍。在后续的计算机课程中应用非常普遍。在后续的计算机课程中应用非常普遍。由于译码器的每个输出端对应着一个输入变量由于译码器的每个输出端对应着一个输入变量由于译码器的每个输出端对应着一个输入变量由于译码器的每个输出端对应着一个输入变量的最小项，而任何逻辑函数都可写为最小项之的最小项，而任何逻辑函数都可写为最小项之的最小项，而任何逻辑函数都可写为最小项之的最小项，而任何逻辑函数都可写为最小项之和的表达式，因此可用这类译码器方便地构成和的表达式，因此可用这类译码器方便地构成和的表达式，因此可用这类译码器方便地构成和的表达式，因此可用这类译码器方便地构成多输出的多输出的多输出的多输出的逻辑函数发生器逻辑函数发生器逻辑函数发生器逻辑函数发生器。2. 译码器的应用2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学设A B分别是待加的2个一位二进制数，C0为低位进位位和与进位分别是S和C 输入输出A B C0 C S0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 10 00 10 11 00 11 01 01 1 例例例例4.3.1 4.3.1 试用译码器实现一位二进制全加器：试用译码器实现一位二进制全加器：试用译码器实现一位二进制全加器：试用译码器实现一位二进制全加器：A B C S C0解：解：1 1、 将命题写成最小项表达式将命题写成最小项表达式将命题写成最小项表达式将命题写成最小项表达式2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 例例例例4.3.1 4.3.1 试用译码器实现一位二进制全加器：试用译码器实现一位二进制全加器：试用译码器实现一位二进制全加器：试用译码器实现一位二进制全加器：解：解：2 2 、变换逻辑函数成为最小项非的形式（译码、变换逻辑函数成为最小项非的形式（译码、变换逻辑函数成为最小项非的形式（译码、变换逻辑函数成为最小项非的形式（译码器输出为最小项的非）器输出为最小项的非）器输出为最小项的非）器输出为最小项的非） S = m1m2 m4 m7 = Y1 Y2 Y4 Y7 C = m3m5 m6 m7 = Y3 Y5 Y6 Y73 3、根据逻辑函数的变量个数确定译码器规模画电根据逻辑函数的变量个数确定译码器规模画电根据逻辑函数的变量个数确定译码器规模画电根据逻辑函数的变量个数确定译码器规模画电路图，路图，路图，路图，3 3变量在此选用变量在此选用变量在此选用变量在此选用3-83-8线译码器线译码器线译码器线译码器7474LS138LS138。 用译码器实现逻辑函数一般要使用逻辑门用译码器实现逻辑函数一般要使用逻辑门用译码器实现逻辑函数一般要使用逻辑门用译码器实现逻辑函数一般要使用逻辑门2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 注意事项：注意事项：注意事项：注意事项： 要标注输入输出变量。要标注输入输出变量。要标注输入输出变量。要标注输入输出变量。确定最小项编号时的变量确定最小项编号时的变量确定最小项编号时的变量确定最小项编号时的变量高低顺序要与译码器输入高低顺序对应高低顺序要与译码器输入高低顺序对应高低顺序要与译码器输入高低顺序对应高低顺序要与译码器输入高低顺序对应 所有控制端要直接全部使能所有控制端要直接全部使能所有控制端要直接全部使能所有控制端要直接全部使能7474LS138LS138A1A2A0STASTCSTBY0Y1Y2Y3Y5Y6Y7Y4SCC0BA1&7420&2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 例例例例4.3.24.3.2试用译码器和门电路实现逻辑函数 解： （1）将逻辑函数转换成最小项表达式，再转换成与非与非形式。（2）该函数有三个变量，所以选用3线8线译码器74LS138。 用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学1G0A74LS138G2A2B12AGAY1YYY2YYY73Y4560ABC100Y图1例1逻辑图2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学A0A1A2A3Y0Y1Y2Y3Y4Y5Y6Y7_ _ _ _ _ _ _ _Y8Y9Y10Y11Y12Y13Y14Y15_ _ _ _ _ _ _ _ST_A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STASTBSTC74LS138-IA1A2A0Y0Y1Y2Y3Y5Y6Y7Y474LS138-II1STASTBSTC3. 译码器的扩展(3-8译码器扩展为4-16译码器)2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学集成集成8421 BCD码译码器码译码器74LS422024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.3.3 BCD-七段显示译码器数字系统中运行的是二进制数，但在数字测量仪表和数字系统中运行的是二进制数，但在数字测量仪表和各种显示系统中，为了便于表示测量和运算的结果以各种显示系统中，为了便于表示测量和运算的结果以及对系统的运行情况进行监测，常需将数字量用人们及对系统的运行情况进行监测，常需将数字量用人们习惯的十进制字符直观地显示出来，这就要靠专门的习惯的十进制字符直观地显示出来，这就要靠专门的译码电路把二进制数译成十进制字符，通过驱动电路译码电路把二进制数译成十进制字符，通过驱动电路由数码显示器显示出来。在中规模集成电路中，常把由数码显示器显示出来。在中规模集成电路中，常把译码和驱动电路集于一体，用来驱动数码显示管。译码和驱动电路集于一体，用来驱动数码显示管。显示译码器abcdfegACBD2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学abcdefg七段数码管的结构如图所七段数码管的结构如图所七段数码管的结构如图所七段数码管的结构如图所示，它有七个发光段示，它有七个发光段示，它有七个发光段示，它有七个发光段( (a a、b b、c c、d d、e e、f f、g)g)；LEDLED数码管的每个段为一数码管的每个段为一数码管的每个段为一数码管的每个段为一个或数个发光二极管，加个或数个发光二极管，加个或数个发光二极管，加个或数个发光二极管，加上适当的电压时，对应段上适当的电压时，对应段上适当的电压时，对应段上适当的电压时，对应段就发光。就发光。就发光。就发光。1.七段数码管的结构及工作原理2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学1. 七段七段LED数码管的结构及显示原理数码管的结构及显示原理 LED数数码码管管有有两两种种结结构构：共共阴阴和和共共阳阳，共共阴阴数数码码管管的的外外形和内部结构为：形和内部结构为： 显示译码器显示译码器2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学下图为共阳极接法，即内部发光二极管的阳极接下图为共阳极接法，即内部发光二极管的阳极接下图为共阳极接法，即内部发光二极管的阳极接下图为共阳极接法，即内部发光二极管的阳极接在一起，使用时接到电源上在一起，使用时接到电源上在一起，使用时接到电源上在一起，使用时接到电源上使用要接外部限流电阻使用要接外部限流电阻使用要接外部限流电阻使用要接外部限流电阻R;R;当某段二极管的阴极经过限流电阻当某段二极管的阴极经过限流电阻当某段二极管的阴极经过限流电阻当某段二极管的阴极经过限流电阻R R接低电平时，接低电平时，接低电平时，接低电平时，该段即发亮；若接高电平，该段则不亮。该段即发亮；若接高电平，该段则不亮。该段即发亮；若接高电平，该段则不亮。该段即发亮；若接高电平，该段则不亮。R R+5+5V VR RR R 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学abcdefg0000000100100011010001010110011110001001BCDBCD码相应发光段对照表码相应发光段对照表点亮其中某几段来构成点亮其中某几段来构成09字形或简单符号字形或简单符号2. 显示原理显示原理 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学3. 显示译码器的逻辑功能显示译码器的逻辑功能 显示译码器显示译码器显示译码器abcdfegACBD84218421BCDBCD码码七段显示码七段显示码2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学BCD七段显示译码器七段显示译码器74LS47功能表功能表十十进进制制数数字字或或功能功能输输 入入输输 出出显示显示字型字型A3A2A1A0012345678911111111111 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 11111111111 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0101112131415111111 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1111111 1 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1100 0 0 0 0 001 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 02024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学该电路的输入该电路的输入该电路的输入该电路的输入A A3 3A A2 2A A1 1A A0 0是四位是四位是四位是四位BCDBCD码，输出是驱动数码管工码，输出是驱动数码管工码，输出是驱动数码管工码，输出是驱动数码管工作的七段反码作的七段反码作的七段反码作的七段反码 a ga g；字符为字符为字符为字符为00表示该段点亮，为表示该段点亮，为表示该段点亮，为表示该段点亮，为11表示熄灭；即驱动共阳表示熄灭；即驱动共阳表示熄灭；即驱动共阳表示熄灭；即驱动共阳LEDLED每个输入代码对应的是另一个每个输入代码对应的是另一个每个输入代码对应的是另一个每个输入代码对应的是另一个七位代码，而不仅是七位代码，而不仅是七位代码，而不仅是七位代码，而不仅是 一个一个一个一个 端子的电平信号；端子的电平信号；端子的电平信号；端子的电平信号；严格地说，这种电路称为代码严格地说，这种电路称为代码严格地说，这种电路称为代码严格地说，这种电路称为代码变换器更为确切，但习惯上仍变换器更为确切，但习惯上仍变换器更为确切，但习惯上仍变换器更为确切，但习惯上仍称之为称之为称之为称之为BCD-BCD-七段显示译码器。七段显示译码器。七段显示译码器。七段显示译码器。7126345131211109151474LS47abcdefgA1A0A2A3LTBI/RBORBI七段译码器符号图七段译码器符号图2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 74LS47辅助控制信号输入端辅助控制信号输入端功能分析功能分析 是试灯输入端，用来测试七段数码管的好坏，当是试灯输入端，用来测试七段数码管的好坏，当 =0、 =1时，不论时，不论 和和A3A2A1A0输入为何，输入为何，显示数码管的七段全亮，工作时应置显示数码管的七段全亮，工作时应置 =1。 是灭零是灭零输入端，用来熄灭不需要显示的输入端，用来熄灭不需要显示的0。 是熄灭信号输入是熄灭信号输入端，可控制数码管是否显示。端，可控制数码管是否显示。 是灭零信号输出端。是灭零信号输出端。当当 =1， =0，且，且A3A2A1A0=0000时，数码管不显示，时，数码管不显示， 输出为输出为0。在多位数显示电路中，在显示数据小数。在多位数显示电路中，在显示数据小数点左边，将高位的点左边，将高位的 与相邻低位的与相邻低位的 相连，最高位相连，最高位 接地；在小数点右边将低位的接地；在小数点右边将低位的 接到相邻高位的接到相邻高位的 上，最低位的上，最低位的 接地。这样，可将有效数字前后的零接地。这样，可将有效数字前后的零灭掉。灭掉。 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学LEDLED显示电路显示电路显示电路显示电路译码器和显示器总是结合起来使用的，常用的显示器有译码器和显示器总是结合起来使用的，常用的显示器有译码器和显示器总是结合起来使用的，常用的显示器有译码器和显示器总是结合起来使用的，常用的显示器有LEDLED和和和和LCDLCD。 LEDLED七段数码管可以是共阴极结构，也可以是共阳极结构。图七段数码管可以是共阴极结构，也可以是共阳极结构。图七段数码管可以是共阴极结构，也可以是共阳极结构。图七段数码管可以是共阴极结构，也可以是共阳极结构。图4.114.11（a a）为为为为共阴极连接，图共阴极连接，图共阴极连接，图共阴极连接，图4.114.11（b b）为共阳极连接方式。由图可见，若显示器为共阴极连为共阳极连接方式。由图可见，若显示器为共阴极连为共阳极连接方式。由图可见，若显示器为共阴极连为共阳极连接方式。由图可见，若显示器为共阴极连接，则对应阳极接高电平的字段便发光；而显示器为共阳极连接时，则对应阴接，则对应阳极接高电平的字段便发光；而显示器为共阳极连接时，则对应阴接，则对应阳极接高电平的字段便发光；而显示器为共阳极连接时，则对应阴接，则对应阳极接高电平的字段便发光；而显示器为共阳极连接时，则对应阴极接低电平的字段发光。极接低电平的字段发光。极接低电平的字段发光。极接低电平的字段发光。图图图图4.114.11 图图图图4.124.12是是是是LEDLED七段显七段显七段显七段显示器和译码驱动电路的连示器和译码驱动电路的连示器和译码驱动电路的连示器和译码驱动电路的连接实例。图中接实例。图中接实例。图中接实例。图中LEDLED七段显七段显七段显七段显示器的驱动电路是由示器的驱动电路是由示器的驱动电路是由示器的驱动电路是由7474LS47LS47译码器、译码器、译码器、译码器、1 1kk的双的双的双的双列直插限流电阻排、七段列直插限流电阻排、七段列直插限流电阻排、七段列直插限流电阻排、七段共阳极共阳极共阳极共阳极LEDLED显示器组成的。显示器组成的。显示器组成的。显示器组成的。由于由于由于由于7474LS47LS47是集电极开路是集电极开路是集电极开路是集电极开路输出（输出（输出（输出（OCOC门），驱动数码门），驱动数码门），驱动数码门），驱动数码管时需要外加限流电阻。管时需要外加限流电阻。管时需要外加限流电阻。管时需要外加限流电阻。 图图4.122024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学译码器译码器译码器译码器和显示器的用法和显示器的用法和显示器的用法和显示器的用法 例如，一个例如，一个例如，一个例如，一个4 4位数字显示器，要将显示的位数字显示器，要将显示的位数字显示器，要将显示的位数字显示器，要将显示的00270027的高位两个的高位两个的高位两个的高位两个0 0熄灭，而显示成熄灭，而显示成熄灭，而显示成熄灭，而显示成2727时，可按图时，可按图时，可按图时，可按图4.104.10连接。图中用连接。图中用连接。图中用连接。图中用4 4块块块块7474LS47LS47，将第一块的将第一块的将第一块的将第一块的 接地，即接地，即接地，即接地，即 =0 =0，又因这块的输入为，又因这块的输入为，又因这块的输入为，又因这块的输入为00000000，所以本位的十进制数字，所以本位的十进制数字，所以本位的十进制数字，所以本位的十进制数字0 0不显示，并且本位的不显示，并且本位的不显示，并且本位的不显示，并且本位的 =0 =0，将，将，将，将其连接到第二块的其连接到第二块的其连接到第二块的其连接到第二块的 端，又因第二块的输入也是端，又因第二块的输入也是端，又因第二块的输入也是端，又因第二块的输入也是00000000，所，所，所，所以第二块的十进制数以第二块的十进制数以第二块的十进制数以第二块的十进制数0 0也不显示。也不显示。也不显示。也不显示。图图4.102024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学当选用当选用当选用当选用共阳极共阳极共阳极共阳极LEDLEDLEDLED数码管时，应使用低电平有效的数码管时，应使用低电平有效的数码管时，应使用低电平有效的数码管时，应使用低电平有效的七段译码器驱动七段译码器驱动七段译码器驱动七段译码器驱动( ( ( (如如如如7446744674467446、7447744774477447) ) ) )； DM74LS47 I DM74LS47 I DM74LS47 I DM74LS47 IOLOLOLOL=24mA=24mA=24mA=24mA当选用当选用当选用当选用共阴极共阴极共阴极共阴极LEDLEDLEDLED数码管时，应使用高电平有效的数码管时，应使用高电平有效的数码管时，应使用高电平有效的数码管时，应使用高电平有效的七段译码器驱动七段译码器驱动七段译码器驱动七段译码器驱动( ( ( (如如如如7448744874487448、7449744974497449) ) ) )；通常通常通常通常1 1 1 1英寸以上的显示器每个发光段由多个二极管英寸以上的显示器每个发光段由多个二极管英寸以上的显示器每个发光段由多个二极管英寸以上的显示器每个发光段由多个二极管组成，需要较大的驱动电流，而组成，需要较大的驱动电流，而组成，需要较大的驱动电流，而组成，需要较大的驱动电流，而TTLTTLTTLTTL集成电路的低集成电路的低集成电路的低集成电路的低电平驱动能力比高电平驱动能力大得多，所以电平驱动能力比高电平驱动能力大得多，所以电平驱动能力比高电平驱动能力大得多，所以电平驱动能力比高电平驱动能力大得多，所以常常常常用低电平有效的七段译码器。用低电平有效的七段译码器。用低电平有效的七段译码器。用低电平有效的七段译码器。 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学图4.3.8例4.8题图74LS47abcdefgLTBI/RBORBIA0A1A2A374LS47abcdefgLTBI/RBORBIA0A1A2A374LS47abcdefgLTBI/RBORBIA0A1A2A374LS47abcdefgLTBI/RBORBIA0A1A2A3abcdefgCOMRabcdefgCOMRabcdefgCOMRabcdefgCOMRVCCA1B1C1D1A0B0C0D0A-1B-1C-D-1A-2B-2C-D-2RLT1例 分析电路2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.4 多路选择器与多路分配器4.4.1 多路选择器多路选择器在数字系统中，有时需要将多路数字信息分时在数字系统中，有时需要将多路数字信息分时在数字系统中，有时需要将多路数字信息分时在数字系统中，有时需要将多路数字信息分时地从一条通道传送，完成这一功能的电路称为地从一条通道传送，完成这一功能的电路称为地从一条通道传送，完成这一功能的电路称为地从一条通道传送，完成这一功能的电路称为多路数据选择器多路数据选择器多路数据选择器多路数据选择器( (MultiplexerMultiplexer，简称简称简称简称MUX)MUX)。4.4.2 多路分配器多路分配器与数据选择器相反，有时需要把一条通道上的与数据选择器相反，有时需要把一条通道上的与数据选择器相反，有时需要把一条通道上的与数据选择器相反，有时需要把一条通道上的数字信息分时送到不同的数据通道上，完成这数字信息分时送到不同的数据通道上，完成这数字信息分时送到不同的数据通道上，完成这数字信息分时送到不同的数据通道上，完成这一功能的一功能的一功能的一功能的MSIMSI芯片称为多路数据分配器芯片称为多路数据分配器芯片称为多路数据分配器芯片称为多路数据分配器( (DemultiplexerDemultiplexer，简称简称简称简称DMUX)DMUX)。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学数据选择器（数据选择器（Multiplexer,MUX） 数数据据选选择择器器功功能能是是将将多多路路信信号号有有选选择择地地送送到到一一条条输输出出总总线上去。线上去。数据输出数据输出地址码地址码 多多路路数数据据输输入入究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学74LS2536543110111213152141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y74LS253 符号图符号图74LS253由两个完全相同的由两个完全相同的由两个完全相同的由两个完全相同的4 4选选选选1 1数据选择器构成数据选择器构成数据选择器构成数据选择器构成: : 1 1D D0 011D D3 3、2 2D D0 022D D3 3是两组独是两组独是两组独是两组独立的数据输入；立的数据输入；立的数据输入；立的数据输入； 1 1Y Y、2 2Y Y分别为两组分别为两组分别为两组分别为两组MUXMUX的的的的输出；输出；输出；输出；A A1 1和和和和A A0 0是共用地址输是共用地址输是共用地址输是共用地址输入；入；入；入； 和和和和 分别是两路选通输分别是两路选通输分别是两路选通输分别是两路选通输入，选通信号等于入，选通信号等于入，选通信号等于入，选通信号等于 1 1 时，时，时，时，选择器被禁止选择器被禁止选择器被禁止选择器被禁止; ;选通信号为选通信号为选通信号为选通信号为 0 0 时，选择器把与地址码时，选择器把与地址码时，选择器把与地址码时，选择器把与地址码相应的一路数据选送到输出。相应的一路数据选送到输出。相应的一路数据选送到输出。相应的一路数据选送到输出。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学74LS2536 5 4 3 1 10 11 12 13 152 141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y74LS253 符号图符号图MUX74LS253功能表功能表输输 入入输输 出出选通选通地址地址数数 据据A1 A0D iY10000 0 0 0 1 1 0 1 1D0D3D0D3D0D3D0D3(Z)三三态态D0D1D2D3由由表表可可知知，当当使使能能端端有有效效时时，输输出出表示为表示为:2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学74LS2536543110111213152141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y74LS253 符号图符号图n n个地址输入端可选择个地址输入端可选择个地址输入端可选择个地址输入端可选择2 2n n路路路路输入数据，称为输入数据，称为输入数据，称为输入数据，称为2 2n n选选选选1 1多路多路多路多路选择电路。它的逻辑表达选择电路。它的逻辑表达选择电路。它的逻辑表达选择电路。它的逻辑表达式可表示为式可表示为式可表示为式可表示为: :2 2n n-1i=0Y=Y= mi Di n n为地址端个数为地址端个数为地址端个数为地址端个数mi 是地址输入的最小项是地址输入的最小项是地址输入的最小项是地址输入的最小项Di 表示对应的数据输入表示对应的数据输入表示对应的数据输入表示对应的数据输入Di =1，Y为所有最小项之和为所有最小项之和2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学(1) (1) 将并行输入数据转换为串行输出将并行输入数据转换为串行输出将并行输入数据转换为串行输出将并行输入数据转换为串行输出 例例例例1 1 试分析图中试分析图中试分析图中试分析图中7415174151的逻辑的逻辑的逻辑的逻辑功能。功能。功能。功能。LD1D0D2D3D6D5D7A2STA1A0YD4741511 11 10 01 11 10 00 01 1数字量输入000111 图中图中图中图中7474LS151LS151的八个数据端的八个数据端的八个数据端的八个数据端D D0 0DD7 7接于八位并行数据，接于八位并行数据，接于八位并行数据，接于八位并行数据，Y Y为数为数为数为数据输出端，使能端接低电平，据输出端，使能端接低电平，据输出端，使能端接低电平，据输出端，使能端接低电平，A A2 2A A1 1A A0 0送入三位地址码。送入三位地址码。送入三位地址码。送入三位地址码。 当地址码当地址码当地址码当地址码A A A A2 2 2 2A A A A1 1 1 1A A A A0 0 0 0由由由由000000000000111111111111变变变变化时，八位并行输入数据便依次化时，八位并行输入数据便依次化时，八位并行输入数据便依次化时，八位并行输入数据便依次传送到输出端，被转换为串行数传送到输出端，被转换为串行数传送到输出端，被转换为串行数传送到输出端，被转换为串行数据输出。据输出。据输出。据输出。 2. MUX的应用2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学LD1D0D2D3D6D5D7A2STA1A0YD4741511 11 10 01 11 10 00 01 1数字量输入000111由于图中输入数据由于图中输入数据由于图中输入数据由于图中输入数据D D0 0 D D7 7固定为固定为固定为固定为1 110110011011001，A A2 2A A1 1A A0 0由由由由000111000111循环循环循环循环变化，在输出端可得到的串行数据变化，在输出端可得到的串行数据变化，在输出端可得到的串行数据变化，在输出端可得到的串行数据波形波形波形波形: :tLO1 1 0 1 1 0 0 12024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学（2 2）实现单输出函数实现单输出函数实现单输出函数实现单输出函数先先先先 将将将将L L写成最小项之和的形式写成最小项之和的形式写成最小项之和的形式写成最小项之和的形式 : :L L ( (C C, ,B B, ,A A) ) =mm(0,2,3,5,7)(0,2,3,5,7) 例例例例2 2 试用试用试用试用MUXMUX实现下面的逻辑函数实现下面的逻辑函数实现下面的逻辑函数实现下面的逻辑函数 L L= =ABAB+ +BCBC+ +ABCABC+ +ABC ABC 思考？思考？思考？思考？ 令令令令CBACBA = = A A2A A1A A0 ，再与再与再与再与8 8选选选选1 1 MUXMUX的逻辑功能表达式相比较的逻辑功能表达式相比较的逻辑功能表达式相比较的逻辑功能表达式相比较：可得可得: : D1,4,6 = =0 0, ,D0,2,3,5,7= =1 1LD1D0D2D3D6D5D7A2STA1A056YD474151+VCCCBAi=0Y=Y= mi Di 7将逻辑变量与将逻辑变量与将逻辑变量与将逻辑变量与MUXMUX的地址选择端对应，的地址选择端对应，的地址选择端对应，的地址选择端对应，使使使使L L中包含的最小项中包含的最小项中包含的最小项中包含的最小项MUXMUX对应输入端为对应输入端为对应输入端为对应输入端为1 12024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 右图中右图中右图中右图中MUXMUX的输入的输入的输入的输入信号信号信号信号DCBADCBA是是是是BCDBCD码，试码，试码，试码，试分析电路实现的逻辑功能。分析电路实现的逻辑功能。分析电路实现的逻辑功能。分析电路实现的逻辑功能。LD1D0D2D3D6D5D7A2STA1A0YD474151+VCCCBAD 解解解解 当当当当D=D=0 0时，时，CBACBA为为为为000100000100时，时，时，时，L= L= 0 0； CBACBA为为为为101111101111时，时，时，时，L= L= 1 1；当当当当D=D=1 1时，时， L= L= 1 1。显然，显然，电路实现了四舍五入的电路实现了四舍五入的电路实现了四舍五入的电路实现了四舍五入的逻辑功能。逻辑功能。逻辑功能。逻辑功能。 例例例例33在此说明在此说明在此说明在此说明Y Y在控制无效时在控制无效时在控制无效时在控制无效时是什么状态？是什么状态？是什么状态？是什么状态？2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学课堂练习课堂练习用下面用下面用下面用下面4 4选选选选1 1 MUXMUX实现下面的逻辑函数实现下面的逻辑函数实现下面的逻辑函数实现下面的逻辑函数 L L= =ABAB+ +BCBC+ +ABCABC+ +ABCABC2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学用用用用4 4选选选选1 1 MUX 74LS153MUX 74LS153重新实现例重新实现例重新实现例重新实现例2 2中的逻辑函数。中的逻辑函数。中的逻辑函数。中的逻辑函数。 解：解：解：解： 由于已指定了由于已指定了由于已指定了由于已指定了4 4 4 4选选选选1 1 1 1 MUXMUXMUXMUX，因此，选因此，选因此，选因此，选2 2 2 2个变量作个变量作个变量作个变量作为地址输入控制，其余变量确定为地址输入控制，其余变量确定为地址输入控制，其余变量确定为地址输入控制，其余变量确定MUXMUXMUXMUX输入。输入。输入。输入。 将逻辑函数将逻辑函数将逻辑函数将逻辑函数L L L L的变换为如下形式（两变量的最小项）：的变换为如下形式（两变量的最小项）：的变换为如下形式（两变量的最小项）：的变换为如下形式（两变量的最小项）： 4 4 4 4选选选选1 1 1 1 MUXMUXMUXMUX只有两个地址输入端只有两个地址输入端只有两个地址输入端只有两个地址输入端A A A A1 1 1 1和和和和A A A A0 0 0 0，当控制端当控制端当控制端当控制端使能时，其功能表达式为：使能时，其功能表达式为：使能时，其功能表达式为：使能时，其功能表达式为： 对照上面两式对照上面两式对照上面两式对照上面两式，令，令，令，令CBCBCBCB= = = =A A A A1 1 1 1A A A A0 0 0 0，则则则则D D D D0 0 0 0= = = = ，D D D D1 1 1 1=1=1=1=1，D D D D2 2 2 2= = = =D D D D3 3 3 3= = = =A A A A，即可得到即可得到即可得到即可得到L L L L= = = =Y Y Y Y。 例例例例44 L L= =ABAB+ +BCBC+ +ABCABC+ +ABCABC2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学电路连线图如电路连线图如电路连线图如电路连线图如下图下图下图下图所示：所示：所示：所示： 1CBA例例3逻辑图逻辑图1A1A0D0 D1 D2 D3YST1/2-74LS153L2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学例例4电路图电路图仔细分析设计要求，可以把仔细分析设计要求，可以把仔细分析设计要求，可以把仔细分析设计要求，可以把D D接到接到接到接到ENEN端，为了保证端，为了保证端，为了保证端，为了保证D D =1=1时，时，时，时，输出为高电平，输出为高电平，输出为高电平，输出为高电平，74253/2输出高阻，输出高阻，可在输出端接一上拉电阻可在输出端接一上拉电阻可在输出端接一上拉电阻可在输出端接一上拉电阻R R。令令令令A A1 1A A0 0= = CB CB，根据题意画图。根据题意画图。根据题意画图。根据题意画图。可画逻辑电路如图所示。可画逻辑电路如图所示。可画逻辑电路如图所示。可画逻辑电路如图所示。 解：解：解：解：用用用用74253/2设计一个设计一个设计一个设计一个BCDBCD码（码（码（码（DCBADCBA）四舍五入电路。四舍五入电路。四舍五入电路。四舍五入电路。课堂课堂课堂课堂习题习题习题习题LCBDD0D1D2D3 YA1A0EN74253/2CBA010001101100000111D0D1D2D3LCBDA1VCCRD0D1D2D3 YA1A0EN74253/22024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学一片一片一片一片74LS253 和若干门电路扩展为和若干门电路扩展为和若干门电路扩展为和若干门电路扩展为8 8选选选选1 1的的的的MUX:MUX:74LS2531D11D01D21D31EN2D12D02D22D32ENA1A01Y2YD0D1D2D3D4D5D6D7A1A017404A2YY3. MUX的扩展2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学一片一片一片一片74LS253 和若干门电路扩展为和若干门电路扩展为和若干门电路扩展为和若干门电路扩展为8 8选选选选1 1的的的的MUX:MUX:1D11D01D21D31EN74LS2532D12D02D22D32ENA1A01Y2YD0D1D2D3D4D5D6D7A1A017404A2YYA2=01D11D01D21D31EN12024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学A2=12D12D02D22D32EN74LS2531D11D01D21D31ENA1A01Y2YD0D1D2D3D4D5D6D7A1A017404A2YY2D12D02D22D32EN一般一般TTL逻辑输出绝对禁逻辑输出绝对禁止直接相接。止直接相接。在此为什么输出直接连在此为什么输出直接连在一起在一起？ 由上图可知，当由上图可知，当A2A1A0为为000011时，选通时，选通1D01D3，而当而当A2A1A0为为100111时，选通时，选通2D02D3。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学小结：小结：由于任何组合逻辑函数都可写为最小项的和式，由于任何组合逻辑函数都可写为最小项的和式，由于任何组合逻辑函数都可写为最小项的和式，由于任何组合逻辑函数都可写为最小项的和式，故故故故可以可以可以可以用用用用MUXMUX来来来来实现实现实现实现单输出单输出单输出单输出的逻辑函数的逻辑函数的逻辑函数的逻辑函数。如果逻辑函数的变量数与选用如果逻辑函数的变量数与选用如果逻辑函数的变量数与选用如果逻辑函数的变量数与选用MUXMUX的地址数相的地址数相的地址数相的地址数相同，同，同，同，实现实现实现实现最简单；最简单；最简单；最简单；如果逻辑函数的变量数如果逻辑函数的变量数如果逻辑函数的变量数如果逻辑函数的变量数大于大于大于大于MUXMUX的地址数，可的地址数，可的地址数，可的地址数，可采取扩展的办法增加地址数、或者采取扩展的办法增加地址数、或者采取扩展的办法增加地址数、或者采取扩展的办法增加地址数、或者将部分变量接将部分变量接将部分变量接将部分变量接到数据输入或控制输入端到数据输入或控制输入端到数据输入或控制输入端到数据输入或控制输入端等办法来解决。等办法来解决。等办法来解决。等办法来解决。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.4.2 多路分配器(DMUX)多路分配器的示意图多路分配器的示意图Y1Y0Y2Y3D与数据选择器相反，有时需要把一条通道上的数与数据选择器相反，有时需要把一条通道上的数与数据选择器相反，有时需要把一条通道上的数与数据选择器相反，有时需要把一条通道上的数字信息分时送到不同的数据通道上，完成这一功字信息分时送到不同的数据通道上，完成这一功字信息分时送到不同的数据通道上，完成这一功字信息分时送到不同的数据通道上，完成这一功能的能的能的能的MSIMSI芯片称为多路数据分配器芯片称为多路数据分配器芯片称为多路数据分配器芯片称为多路数据分配器( (DemultiplexerDemultiplexer，简称简称简称简称DMUX)DMUX)。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 多路分配器可以直接用译码器来实现，或看多路分配器可以直接用译码器来实现，或看多路分配器可以直接用译码器来实现，或看多路分配器可以直接用译码器来实现，或看 做是译码器的一种应用做是译码器的一种应用做是译码器的一种应用做是译码器的一种应用 。74LS138A2A1A0Y0Y1Y2Y4Y5Y6Y7Y3STASTCSTBA2A1A0D012024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.5 加法器和比较器数字运算是数字系统基本的功能之一，加法数字运算是数字系统基本的功能之一，加法数字运算是数字系统基本的功能之一，加法数字运算是数字系统基本的功能之一，加法器是执行算术运算的重要逻辑部件。器是执行算术运算的重要逻辑部件。器是执行算术运算的重要逻辑部件。器是执行算术运算的重要逻辑部件。在数字系统和计算机中，二进制数的加、减、在数字系统和计算机中，二进制数的加、减、在数字系统和计算机中，二进制数的加、减、在数字系统和计算机中，二进制数的加、减、乘、除等运算都可以转换为若干步加法运算。乘、除等运算都可以转换为若干步加法运算。乘、除等运算都可以转换为若干步加法运算。乘、除等运算都可以转换为若干步加法运算。 4.5.1加法器加法器4.5.2数值比较器数值比较器2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.5.1 加法器两个一位二进制数两个一位二进制数两个一位二进制数两个一位二进制数A A和和和和B B相加，相加，相加，相加，不考虑低位进位不考虑低位进位不考虑低位进位不考虑低位进位的加法器称为的加法器称为的加法器称为的加法器称为半加器半加器半加器半加器( (Half AdderHalf Adder，简称简称简称简称HA)HA) COABSCS=A B S表示表示和和(Sum)C=AB C表示表示进位进位(Carry) 1.半加器和全加器功能描述2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 两个一位二进制数两个一位二进制数两个一位二进制数两个一位二进制数A Ai i、B Bi i相加时，相加时，相加时，相加时，考虑到相邻低位考虑到相邻低位考虑到相邻低位考虑到相邻低位的进位的进位的进位的进位C Ci-1i-1的加法器称为的加法器称为的加法器称为的加法器称为 全全全全加器加器加器加器( (Full AdderFull Adder，简称简称简称简称FA)FA)。S Si i= =A Ai iB Bi iC Ci i-1-1C Ci i= = ( (A Ai iB Bi i) )C Ci-1i-1+ +A Ai iB Bi iCICOAiBiSiCiCi-12024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学将将将将n n个全加器级联实现两个个全加器级联实现两个个全加器级联实现两个个全加器级联实现两个n n位二进制数相加电路位二进制数相加电路位二进制数相加电路位二进制数相加电路COCICOCICOCICOCICn-1 Sn-1 Sn-2 S1 S0An-1 Bn-1 An-2 Bn-2 A1 B1 A0 B0 这种结构的电路称为这种结构的电路称为这种结构的电路称为这种结构的电路称为串行进位加法器串行进位加法器串行进位加法器串行进位加法器或或或或行波加法器行波加法器行波加法器行波加法器。 它的它的它的它的优点优点优点优点是是是是结构简单结构简单结构简单结构简单, ,最大最大最大最大缺点缺点缺点缺点是是是是运算速度慢，运算速度慢，运算速度慢，运算速度慢，等待低位进位等待低位进位等待低位进位等待低位进位。 如何才能提高速度呢？如何才能提高速度呢？如何才能提高速度呢？如何才能提高速度呢？2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学2.超前进位加法器5314126215117A4A1A2A3CIB4B1B2B3F4F1F2F3CO4113109超前进位全加器超前进位全加器74LS283和输出端和输出端被被加加数数采用超前进位技术采用超前进位技术采用超前进位技术采用超前进位技术: :CO=f(A1,A4,B1,B4, CI )进位信号仅由加数和被加数进位信号仅由加数和被加数进位信号仅由加数和被加数进位信号仅由加数和被加数决定，决定，决定，决定，而与低位的进位无关，而与低位的进位无关，而与低位的进位无关，而与低位的进位无关，从而有效地提高了运算速度从而有效地提高了运算速度从而有效地提高了运算速度从而有效地提高了运算速度 目前中规模集成超前进位全目前中规模集成超前进位全目前中规模集成超前进位全目前中规模集成超前进位全加器多为加器多为加器多为加器多为四位四位四位四位。加数加数2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学3. 加法器的应用 例例例例 设计将设计将设计将设计将84218421BCDBCD码转换为余三码的逻辑电路。码转换为余三码的逻辑电路。码转换为余三码的逻辑电路。码转换为余三码的逻辑电路。 解：解：余三码余三码余三码余三码 = = 84218421BCDBCD + + 00110011 输出逻辑表达式输出逻辑表达式输出逻辑表达式输出逻辑表达式: : S S3 3S S2 2S S1 1S S0 0= =A A3 3A A2 2A A1 1A A0 0+ + 00110011 输出与输入仅差一个常数，输出与输入仅差一个常数，输出与输入仅差一个常数，输出与输入仅差一个常数， 用加法器实现该设计最简单。用加法器实现该设计最简单。用加法器实现该设计最简单。用加法器实现该设计最简单。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学超前进位全加器超前进位全加器74LS283A3A0A1A2CIB3B0B1B2F3F0F1F2CO7428374283A A3 3A A0 0A A1 1A A2 2VCCS3S0S1S2用四位二进制全加用四位二进制全加用四位二进制全加用四位二进制全加器器器器7474LS283LS283的一组的一组的一组的一组输入输入输入输入A A3 3 A A0 0接接接接8421 8421 BCDBCD码，另一组码，另一组码，另一组码，另一组输入输入输入输入B B3 3 B B0 0接二进接二进接二进接二进制数制数制数制数00110011，则输出，则输出，则输出，则输出S S3 3 S S0 0即为余三码。即为余三码。即为余三码。即为余三码。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.5.2 数值比较器1. 四位数值比较器功能描述107215119114465A3A0A1A2B3B0B1B2YABCC14585CC14585IAB 相比较的两组二进制数的输入端相比较的两组二进制数的输入端 片扩展端片扩展端 比较结果输出端比较结果输出端 比较器的原理比较器的原理： 从高位到低位逐位比较。从高位到低位逐位比较。 级联及运算的级联及运算的优先级优先级： I IAB AB AB 的优先级最低的优先级最低2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学比比 较较 输输 入入级级 联联 输输 入入输输 出出 A3 B3 A2 B2 A1 B1 A0 B0 IAB YABA3 B3 1 0 0 1A3 = B3 A2 B2 10 0 1A3 = B3 A2 = B2 A1 B1 10 0 1A3 = B3 A2 = B2 A1= B1 A0 B0 10 0 1A3 = B3 A2 = B2 A1= B1 A0 = B00 0 10 0 1A3 = B3 A2 = B2 A1= B1 A0 = B00 1 0 1 0A3= B3 A2 = B2 A1= B1 A0 = B01 1 0 0A3 = B3 A2 = B2 A1= B1 A0 B0 1 0 0A3= B3 A2 = B2 A1 B1 1 0 0A3 = B3 A2 B2 1 0 0A3 B可以始终接可以始终接12024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学用两片用两片用两片用两片4 4位比较器扩展成为位比较器扩展成为位比较器扩展成为位比较器扩展成为8 8位比较器。位比较器。位比较器。位比较器。A0A1A2A3A4A5A6A7B3B1B2B0B7B5B6B4IABIA=BYABYA=BYABIABYA=BYABIA=BYABYA=BYABIABA2A3YA=BB0B1YABB2B3A0A1A2A3B0B1B2B311.IIIIII2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学(1)(1)划分功能块划分功能块划分功能块划分功能块将电路分为三个功能块：将电路分为三个功能块：将电路分为三个功能块：将电路分为三个功能块：I I I I加法运算电路及比较器；加法运算电路及比较器；加法运算电路及比较器；加法运算电路及比较器；IIIIIIII译译译译码电路；码电路；码电路；码电路；IIIIIIIIIIII显示电路。显示电路。显示电路。显示电路。 (2)(2)分析功能块的功能分析功能块的功能分析功能块的功能分析功能块的功能a)74283是四位二进制加法器，输出是四位二进制加法器，输出S3S0是是A3A0与与B3B0的和；当的和；当S3S2S1S0B=1。b)74LS47是是BCD-七段译码器，输出低电平有效，可以七段译码器，输出低电平有效，可以直接驱动七段共阳极数码管直接驱动七段共阳极数码管c)LED七段共阳极数码管，可显示十进制数七段共阳极数码管，可显示十进制数09。电阻。电阻R用来限制各段通过的电流。用来限制各段通过的电流。 (3)(3)分析整体逻辑功能分析整体逻辑功能分析整体逻辑功能分析整体逻辑功能由上述分析可知，该电路实现一位十进制加法器，数码由上述分析可知，该电路实现一位十进制加法器，数码由上述分析可知，该电路实现一位十进制加法器，数码由上述分析可知，该电路实现一位十进制加法器，数码管可以显示相加结果。当相加结果管可以显示相加结果。当相加结果管可以显示相加结果。当相加结果管可以显示相加结果。当相加结果S S3 3S S2 2S S1 1S S0 0 10011001时（十时（十时（十时（十进制进制进制进制9 9），数码管不显示。），数码管不显示。），数码管不显示。），数码管不显示。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学例例3 3 试分析电路的逻辑功能试分析电路的逻辑功能Y7Y6Y5Y4Y3Y2Y1Y074LS138-IISTCSTBSTAA2A1A0Y7Y6Y5Y4Y3Y2Y1Y074LS138-ISTCSTBSTAA2A1A0D C B A 1&F1F2&2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学由分析可知，电路为多输出逻辑电路。当4位二进制数DCBA为偶数时F1=1，否则F1=0。当二进制数DCBA可被4整除时F2=1，否则F2=0。 难点和容易出错处难点和容易出错处 本题的难点是要能看出由两片3-8译码器扩展成的4-16线译码器。 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学例48-3线优先编码器74148的功能见表。分析电路的逻辑功能。 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学10-4线原码输出的BCD优先编码器优先级最高 分析整个电路的逻辑关系根据逻辑图 或 为低电平时，Y3为高电平，74148的输出都为高电平，有和 都为高电平时，Y3为低电平，74148的 有效，8-3线优先编码器工作。分析电路逻辑功能:整个电路实现了10-4线原码输出的BCD优先编码器。 2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.7 基于MSI逻辑电路的设计在较复杂的数字逻辑电路设计中，以常用中规在较复杂的数字逻辑电路设计中，以常用中规在较复杂的数字逻辑电路设计中，以常用中规在较复杂的数字逻辑电路设计中，以常用中规模集成电路和相应的功能电路为基本单元，可以模集成电路和相应的功能电路为基本单元，可以模集成电路和相应的功能电路为基本单元，可以模集成电路和相应的功能电路为基本单元，可以取代门级组合电路设计中的基本单元，可以使设取代门级组合电路设计中的基本单元，可以使设取代门级组合电路设计中的基本单元，可以使设取代门级组合电路设计中的基本单元，可以使设计过程大为简化。计过程大为简化。计过程大为简化。计过程大为简化。基于基于基于基于MSIMSI功能块级的组合电路的设计方法已经功能块级的组合电路的设计方法已经功能块级的组合电路的设计方法已经功能块级的组合电路的设计方法已经成为工程技术人员必须掌握的一种非常重要的基成为工程技术人员必须掌握的一种非常重要的基成为工程技术人员必须掌握的一种非常重要的基成为工程技术人员必须掌握的一种非常重要的基本技能。本技能。本技能。本技能。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.7.1 设计步骤功能块组合电路设计流程图功能块组合电路设计流程图设计要求设计要求设计要求设计要求确定输入输出确定输入输出确定输入输出确定输入输出逻辑关系逻辑关系逻辑关系逻辑关系器件选择器件选择器件选择器件选择逻辑电路图逻辑电路图逻辑电路图逻辑电路图检检检检 验验验验2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学例1 设计1位二进制数全减运算电路 解：任意一位二进制减，列真值表解：任意一位二进制减，列真值表2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 输入输出Ai Bi Ci-1 Ci Si 00000101001110010111011100111110010000112024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学例1 设计1位二进制数全减运算电路 (1) 规定逻辑规定逻辑变量变量 设输入逻辑变量设输入逻辑变量A Ai i为被减数、为被减数、B Bi i为减为减数、数、C Ci-1i-1为低位的为低位的借位，输出逻辑函借位，输出逻辑函数数S Si i为差、为差、C Ci i为本为本级的借位输出信号级的借位输出信号 (2) 设计电路设计电路 Ci-1BiAi&74LS20&SiCiA0A1A2STBSTCSTAY0Y1Y2Y3Y4Y5Y6Y774LS1381232024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 例例22设计用设计用3 3个开关控制一盏灯的逻辑电路。要求改个开关控制一盏灯的逻辑电路。要求改变任何一个开关的状态都能控制灯的亮灭。变任何一个开关的状态都能控制灯的亮灭。(1)(1)逻辑命名逻辑命名逻辑命名逻辑命名设三个逻辑变量设三个逻辑变量A、B和和C代表三个开代表三个开关状态，逻辑输出关状态，逻辑输出L代表灯的状态，代表灯的状态， L =1表示灯亮。用一个功能块实现。表示灯亮。用一个功能块实现。写出真值表及逻辑函数写出真值表及逻辑函数: 输入输出A B C L 000001010011100101110111011010012024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学74LS151YLCBA1(2)(2)功能块电路设计功能块电路设计功能块电路设计功能块电路设计选用选用选用选用8-1 8-1 MUXMUX。令令令令A2 A1 A0 = CBA (3)(3)画电路图画电路图画电路图画电路图2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 试用单片试用单片MSIMSI设计一路设计一路3 3位多数表决逻辑电路。位多数表决逻辑电路。即有即有2 2个或个或2 2个以上的输入变量为个以上的输入变量为1 1时，输出时，输出F F=1=1。 解：解： (1) (1) 列真值表、写出逻辑函数列真值表、写出逻辑函数 (2) (2) 选择合适的选择合适的MSIMSI本本题题是是单单输输出出逻逻辑辑函函数数，一一般般可可以以选选择择MUXMUX。但但本本题题用用全全加加器器来来实实现现更更为为方便。方便。真值表真值表C B A F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 例例例例33方方 法法 1： 选选 4选选 1MUX， 令令 A1A0=BA， D0=0、D1=D2=C、D3 =1，则则Y=F。 74LS153方法方法2：选选HA，令令AiBi=BA 、Ci-1=C，则则F=Ci。逻辑电路图略。逻辑电路图略。（F与全加器进位位一致）与全加器进位位一致）2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学其他设计思路设计一个8421BCD码四舍五入的电路 ？试设计一个将余三码转换为8421BCD的逻辑电路？设计一个8421BCD码四舍五入的电路 MUX、加法器加法器试设计一个将余三码转换为8421BCD的逻辑电路 8421 BCD余三码余三码00110011B B补码的概念补码的概念 （变反加（变反加1）：）：余三码余三码1101B1101B2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学4.8 组合逻辑电路的竞争与冒险 前面讨论组合逻辑电路的工作时，都是在输入前面讨论组合逻辑电路的工作时，都是在输入前面讨论组合逻辑电路的工作时，都是在输入前面讨论组合逻辑电路的工作时，都是在输入输出处于稳定的状态下进行的。实际上，由于电路输出处于稳定的状态下进行的。实际上，由于电路输出处于稳定的状态下进行的。实际上，由于电路输出处于稳定的状态下进行的。实际上，由于电路的延迟，使逻辑电路在信号变化的瞬间可能出现错的延迟，使逻辑电路在信号变化的瞬间可能出现错的延迟，使逻辑电路在信号变化的瞬间可能出现错的延迟，使逻辑电路在信号变化的瞬间可能出现错误的逻辑输出，从而引起逻辑混乱。了解这些原因，误的逻辑输出，从而引起逻辑混乱。了解这些原因，误的逻辑输出，从而引起逻辑混乱。了解这些原因，误的逻辑输出，从而引起逻辑混乱。了解这些原因，并在电路的设计和调试过程中加以避免，对数字系并在电路的设计和调试过程中加以避免，对数字系并在电路的设计和调试过程中加以避免，对数字系并在电路的设计和调试过程中加以避免，对数字系统的设计者而言是非常必要的。统的设计者而言是非常必要的。统的设计者而言是非常必要的。统的设计者而言是非常必要的。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学竞争与冒险竞争与冒险竞争：竞争：冒险：冒险：信号经由不同的途径到达某一会合点的时间有先有后信号经由不同的途径到达某一会合点的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。由于竞争而引起电路输出发生瞬间错误现象。tpd2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学竞争与冒险竞争与冒险在输出端产生尖峰干扰在输出端产生尖峰干扰AAL2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学竞争与冒险的判断竞争与冒险的判断代数法代数法当函数表达式可以化成：当函数表达式可以化成：即含有互补变量，即含有互补变量，A A变量变化变量变化可能可能引起冒险。引起冒险。卡诺图法卡诺图法ABC0100011110 000 0 1 1 11如函数卡诺图上有包围圈相切，且相切处又无其如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则他圈包含，则可能有可能有险象。险象。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学冒险现象的消除冒险现象的消除1. 1. 利用冗余项利用冗余项只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为：由此得函数表达式为： 000 0ABC0100011110 1 1 11有一逻辑函数有一逻辑函数F=AC+BC，其卡诺图为：其卡诺图为：冗余项冗余项2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学. 吸收法吸收法 在输出端加小电容在输出端加小电容C C可以消除由于竞争冒险产生的毛刺。可以消除由于竞争冒险产生的毛刺。但是输出波形的前后沿将变坏但是输出波形的前后沿将变坏, , 在对波形要求较严格时，应再在对波形要求较严格时，应再加整形电路。加整形电路。冒险现象的消除冒险现象的消除3.引入选通脉冲引入选通脉冲2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学 编码器、译码器、数据选择器、比较器和加法器等。编码器、译码器、数据选择器、比较器和加法器等。 任何时刻的输出仅决定于当时的输入，而与电路原来任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，的状态无关；它由基本门构成，不含存贮电路和记忆元件，且且无反馈线无反馈线。根据已经给定的逻辑电路，描述其逻辑功能。根据已经给定的逻辑电路，描述其逻辑功能。根据设计要求构成功能正确、经济、可靠的电路根据设计要求构成功能正确、经济、可靠的电路 组合电路组合电路 组合电路的分析组合电路的分析 组合电路的设计组合电路的设计 常用的中规模组合逻辑器件及应用常用的中规模组合逻辑器件及应用(注意：同样功能的注意：同样功能的MSI使用不一定相同，比如使用不一定相同，比如CC14585和和MC14585）本章小结本章小结2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学重点难点重点难点重点：重点： 组合逻辑电路的概念组合逻辑电路的概念 基基于于门门及及MSIMSI的的组组合合逻逻辑辑电电路路的的分分析析与设计方法与设计方法 常用组合模块的功能及应用常用组合模块的功能及应用难点：难点： 灵活运用模块进行电路设计灵活运用模块进行电路设计2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学作业4.14.24.54.74.84.94.114.124.144.174.202024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学编码器：通俗地说，编码器就是将外部事件转换为计算机认识的二进制码。教材中介绍的编码器仅仅是编码器中的很少的一种。译码器：通俗讲，译码器就是将计算机输出的信息进行翻译，或者转换为信号控制外部事件。2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学总结总结MSI的学习方法与使用的学习方法与使用任何器件，其pdf文件提供最详细的器件信息以DM74LS47为例为例1、名称名称BCD to 7-Segment Decoder/Driver with Open-Collector Outputs2、符号图或原理图符号图或原理图 (Logic Symbols)3、功能表（使能端无效时输出状态；输入的高低顺序，比如138的ABC输入等细节）4、个别引脚不理解看内部门电路5、实验验证2024/9/52024/9/5西安交通大学电气学院电子学西安交通大学电气学院电子学