数字电子技术数字电子技术所用教材：数字电子技术基础（第五版），阎石主编所用教材：数字电子技术基础（第五版），阎石主编参考教材：数字电子技术基础（第四版），阎石主编参考教材：数字电子技术基础（第四版），阎石主编电子技术基础（数字部分）（第四版），康光华主编电子技术基础（数字部分）（第四版），康光华主编上课教师：张迎春上课教师：张迎春所在教研室：信控学院所在教研室：信控学院电子信息工程教研室电子信息工程教研室教研室地点：机电楼教研室地点：机电楼B308联系电话：联系电话：13658647099电子信箱：电子信箱：zyc_10126.com第一章第一章 数制和码制数制和码制本章基本要求：本章基本要求：本章基本要求：本章基本要求：1、掌握数字电路的特点；、掌握数字电路的特点；2、掌握数字量和模拟量的区别；、掌握数字量和模拟量的区别；3、掌握几种常用的数制（二进制、八进制、掌握几种常用的数制（二进制、八进制、 十进制、及十六进制）及数制之间的转换；十进制、及十六进制）及数制之间的转换；3、掌握原码、补码及反码的概念；、掌握原码、补码及反码的概念；5、掌握几种常见的码制。、掌握几种常见的码制。一、数字电路特点一、数字电路特点工作信号工作信号：离散信号。表示为二进制的数字信号；：离散信号。表示为二进制的数字信号；元器件的工作状态元器件的工作状态：二极管：导通或截止；三极管：饱和或截止；二极管：导通或截止；三极管：饱和或截止；场效应管：可变电阻区或夹断区。场效应管：可变电阻区或夹断区。代数基础代数基础：逻辑代数（布尔代数）；：逻辑代数（布尔代数）；数制数制：二进制：二进制：0，1但但0或或1不是具体的数值，而是表示一定范围，或表示两种不不是具体的数值，而是表示一定范围，或表示两种不同的状态。例如：用同的状态。例如：用1表示高电平，用表示高电平，用0表示低电平。表示低电平。研究的主要问题研究的主要问题：逻辑问题，即研究输出与输入之间的因果关：逻辑问题，即研究输出与输入之间的因果关系，即逻辑关系。系，即逻辑关系。1.1概述概述数字量数字量：在时间上和数值上都离散的物理量。：在时间上和数值上都离散的物理量。模拟量模拟量：在时间上和数值上都连续的物理量。：在时间上和数值上都连续的物理量。数字信号数字信号：用于表示数字量的信号。：用于表示数字量的信号。模拟信号模拟信号：用于表示模拟量的信号。：用于表示模拟量的信号。数字电路数字电路：工作在数字信号下的电子电路。：工作在数字信号下的电子电路。模拟电路模拟电路：工作在模拟信号下的电子电路。：工作在模拟信号下的电子电路。二、二、 数字量和模拟量数字量和模拟量1.2几种常用的数制几种常用的数制数制：数制：每一位的构成每一位的构成从低位向高位的进位规则从低位向高位的进位规则常用的进制：常用的进制：十进制，二进制，八进制，十六进制十进制，二进制，八进制，十六进制各种进制进位规则各种进制进位规则逢二进一逢二进一逢八进一逢八进一逢十进一逢十进一逢十六进一逢十六进一四种数制对应表四种数制对应表四种数制对应表四种数制对应表DBOHDBOH00000000110101113B10000111120110014C20001022130110115D30001133140111016E40010044150111117F5001015516100002010600110661710001211170011177181001022128010001081910011231390100111920101002414100101012A211010125151. 31. 3不同数制之间的转换不同数制之间的转换不同数制之间的转换不同数制之间的转换( (自学掌握，考试内容自学掌握，考试内容自学掌握，考试内容自学掌握，考试内容) )二十进制转换：二十进制转换：将二进制数按权展开后，按十进制数相加。将二进制数按权展开后，按十进制数相加。十二进制转换：十二进制转换：整数部分，整数部分，用用2除十进制数，余数是二进制除十进制数，余数是二进制数的第数的第0位位K0，然后依次用然后依次用2除所得的商，余数依次是第除所得的商，余数依次是第1位位K1 、第、第2位位K2 、；小数部分，乘以小数部分，乘以2，取整数，依次为，取整数，依次为K-1、 K-2、 （27.125）10=（？）（？）2（11011.001）2二十六进制：二十六进制： (F)H(1111)B即十六进制的一位对应二进制的四位。即十六进制的一位对应二进制的四位。(10011100101101001000)B=从末位开始从末位开始四位一组四位一组(1001 1100 1011 0100 1000)B()H84BC9= (9CB48)H十六二进制原理同样。十六二进制原理同样。小数部分，小数部分，从高位开始从高位开始四位一组四位一组十六十进制：十六十进制：将十六进制数按权展开后，按十进将十六进制数按权展开后，按十进制数相加。制数相加。十十六进制：十十六进制：与与十二进制十二进制原理类似；也可以先将十原理类似；也可以先将十进制数先转换为二进制数，然后在转换为十六进制数。进制数先转换为二进制数，然后在转换为十六进制数。二八进制：二八进制：(7)8(111)B即八进制的一位对应二进制的三位。即八进制的一位对应二进制的三位。(011110.010111)2=从末位开始从末位开始三位一组三位一组(011 110. 010 111 )2(726.3八二进制原理同样。八二进制原理同样。)8从高位开始从高位开始三位一组三位一组1.4二进制运算二进制运算1.4.1二进制算术运算的特点二进制算术运算的特点算术运算：算术运算：1、和十进制算数运算的规则相同、和十进制算数运算的规则相同2、逢二进一、逢二进一特特点点：加、减、乘、除加、减、乘、除全部可以用移位全部可以用移位和相和相加这两种操作实现。简化了电路结构。加这两种操作实现。简化了电路结构。所以数字电路中普遍采用二进制算数运算所以数字电路中普遍采用二进制算数运算1.4.2反码、补码和补码运算反码、补码和补码运算1、 二进制数的正、负号的表示方法二进制数的正、负号的表示方法最高位为符号位（最高位为符号位（最高位为符号位（最高位为符号位（0 0为正，为正，为正，为正，1 1为负）为负）为负）为负）如如+89=（01011001）-89=（11011001）（原（原（原（原码）码）码）码）2、 二进制数补码二进制数补码 对于有效数字（对于有效数字（不包括符号位不包括符号位不包括符号位不包括符号位）为）为n位的二进制数位的二进制数N，其补码为：，其补码为：（N）INV=N（当（当N为正数）为正数）(2n-1)-N（当（当N为负数）为负数）正数的补码与原码相同；负数的补码等于正数的补码与原码相同；负数的补码等于2n-N； 符号位保持不变。符号位保持不变。结论：结论：3、 二进制数反码二进制数反码 （N）COMP=N（当（当N为正数）为正数）2n-N（当（当N为负数）为负数）正数的反码与原码相同；负数的反码等于原码的正数的反码与原码相同；负数的反码等于原码的各位取反；各位取反； 符号位保持不变。符号位保持不变。结论：结论：思考：补码与反码关系？思考：补码与反码关系？（N）COMP=（N）INV+1练习练习P11例例1.4.14、二进制的减法运算、二进制的减法运算 在做减法运算时，如果两个数为原码，则首先要比较在做减法运算时，如果两个数为原码，则首先要比较两数绝对值的大小，然后以绝对值大的作为被减数，绝对两数绝对值的大小，然后以绝对值大的作为被减数，绝对值小的作为减数，求出差值，最后再确定差的符号。值小的作为减数，求出差值，最后再确定差的符号。 （此过程较复杂）（此过程较复杂）A-B=A+(B)COMP-2nA-B=A+(B)INV+1-2n思考：如何确定差的符号位？思考：如何确定差的符号位？两数的减法运算可以转换为加法运算，两数的减法运算可以转换为加法运算，A-B 的差的差的值等于的值等于A+(B)INV+1，若该差的值产生进位，则，若该差的值产生进位，则差的符号为正，否则为负。差的符号为正，否则为负。结论：结论：练习练习P12例例1.4.21.5 几种常用的编码几种常用的编码数数字字系系统统的的信信息息数值数值文字符号文字符号二进制代码二进制代码编码编码为了表示字符为了表示字符为了分别表示为了分别表示N个字符，所需的二进制数的最小位数：个字符，所需的二进制数的最小位数：最常见的编码有如下几种最常见的编码有如下几种4 4位二进制编码位二进制编码二二-十进制编码（十进制编码（BCD码）码）ASC码（自学了解）码（自学了解）1 1、四位二进制编码、四位二进制编码、四位二进制编码、四位二进制编码 8421码（自然编码）：码（自然编码）： 即即00001111，在这种代码中，在这种代码中， 从左到右每一位的从左到右每一位的1的的权权权权分别为分别为 8、4、2、1， 且每一位的且每一位的权权权权是固定不变的，是固定不变的， 所以它也属于所以它也属于恒权代码。恒权代码。恒权代码。恒权代码。 编码规律：按排列顺序逐个加编码规律：按排列顺序逐个加1顺顺序序DCBA顺顺序序DCBA01234567000000010010001101000101011001118910111213141510001001101010111100110111101111循环码（格雷码）循环码（格雷码）循环码（格雷码）循环码（格雷码）代码特点：代码特点：逻辑相邻逻辑相邻 ，即两个相，即两个相临的代码之间只有一位发生变化临的代码之间只有一位发生变化顺顺序序DCBA顺顺序序DCBA01234567000000010011001001100111010101008910111213141511001101111111101010101110011000记忆特点：记忆特点：最低位最低位：首末各：首末各1个个0，然后，然后2个个1，2个个0；次低位次低位：首末各：首末各2个个0，然后，然后4个个1，4个个0，4个个1；次高位次高位：首末各：首末各4个个0，中间，中间8个个1；最高位最高位：8个个0，8个个1。2 2、BCDBCD码：码：码：码：用四位二进制数中的任意十种组合来表示一用四位二进制数中的任意十种组合来表示一位十进制数，即位十进制数，即二十进制代码二十进制代码 。8421 BCD码：码：即即00001001，依次表示十进制数依次表示十进制数的的09。 余余3码：码：将将8421码的前三个和后三个代码去掉，码的前三个和后三个代码去掉，用其余的代码用其余的代码00111100依次来表示依次来表示09。 余余3循环码：循环码：将循环码的前三个和后三个代码将循环码的前三个和后三个代码去掉，用其余的代码依次来表示去掉，用其余的代码依次来表示09。其余其余BCD码见课本码见课本P13页。页。1、数字电路的特点；、数字电路的特点；2、各种进制及进制之间的相互转换；、各种进制及进制之间的相互转换；3、原码、补码及反码的概念；、原码、补码及反码的概念；4、常用码制（、常用码制（8421码、循环码；码、循环码；8421BCD码、余码、余三码及余三循环码等；）三码及余三循环码等；）小结小结: :下次讲：下次讲：2.12.4，2.5.1，2.5.2课后练习：课后练习：1.11.15 （自己通过练习掌握）（自己通过练习掌握）1、数字电路的特点；、数字电路的特点；2、各种进制及进制之间的相互转换；、各种进制及进制之间的相互转换；3、原码、补码及反码的概念；、原码、补码及反码的概念；4、常用码制（、常用码制（8421码、循环码；码、循环码；8421BCD码、余码、余三码及余三循环码等；）三码及余三循环码等；）5、逻辑代数中的基本逻辑运算。、逻辑代数中的基本逻辑运算。复习复习2.1 概述概述(逻辑的概念逻辑的概念)2.2 逻辑代数中的基本逻辑运算逻辑代数中的基本逻辑运算2.3 逻辑代数中的公式和定理逻辑代数中的公式和定理 （ 2.3，2.4) 2.5 逻辑函数及其表示方法逻辑函数及其表示方法2.6 逻辑函数的化简方法逻辑函数的化简方法 逻辑函数的公式法及卡诺图法化简方法逻辑函数的公式法及卡诺图法化简方法2.7 具有无关项的逻辑函数及其化简具有无关项的逻辑函数及其化简第二章第二章 逻辑代数基础逻辑代数基础本章重点本章重点本章重点本章重点: : : : 基本概念及逻辑函数的化简基本概念及逻辑函数的化简基本概念及逻辑函数的化简基本概念及逻辑函数的化简2.1概述概述基本概念基本概念逻辑：逻辑： 事物的因果关系事物的因果关系逻辑运算的数学基础：逻辑运算的数学基础： 逻辑代数逻辑代数在二值逻辑中的变量取值：在二值逻辑中的变量取值：0或或12.22.2逻辑代数中的基本逻辑运算逻辑代数中的基本逻辑运算1、“与与”逻辑逻辑一、最基本逻辑运算一、最基本逻辑运算与逻辑：与逻辑：决定事件发生的各条件中，决定事件发生的各条件中，所有条件都具备，事件才所有条件都具备，事件才会发生（成立）。会发生（成立）。 规定规定: 开关合为逻辑开关合为逻辑“1” 开关断为逻辑开关断为逻辑“0” 灯亮为逻辑灯亮为逻辑“1” 灯灭为逻辑灯灭为逻辑“0” 真值表真值表 真值表特点真值表特点: 有有0 则则0, 全全1则则1逻辑式：逻辑式：F=AB2、 “或或”逻逻辑辑或逻辑：或逻辑：决定事件发生的各条件中，有一个或一个以决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。上的条件具备，事件就会发生（成立）。真值表真值表 逻辑式：逻辑式： F=A+B 真值表特点：真值表特点： 有有1 则则1, 全全0则则0。3、 “非非”逻逻辑辑非逻辑：非逻辑：决定事件发生的条件只有一个，条件不具决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事备时事件发生（成立），条件具备时事件不发生。件不发生。逻辑式：逻辑式：真值表真值表与、或、非的逻辑符号与、或、非的逻辑符号与、或、非的逻辑符号与、或、非的逻辑符号三种最基本的逻辑运算：与、或、非三种最基本的逻辑运算：与、或、非4、“与非与非”逻辑运算逻辑运算 二、其它基本逻辑运算二、其它基本逻辑运算5、“或非或非”逻辑运算逻辑运算6、“与或非与或非”逻辑运算逻辑运算7、“异或异或”运算运算8、同或运算、同或运算1、数字电路的特点；、数字电路的特点；2、各种进制及进制之间的相互转换；、各种进制及进制之间的相互转换；3、原码、补码及反码的概念；、原码、补码及反码的概念；4、常用码制（、常用码制（8421码、循环码；码、循环码；8421BCD码、余码、余三码及余三循环码等；）三码及余三循环码等；）5、逻辑代数中的基本逻辑运算。、逻辑代数中的基本逻辑运算。小结小结: :下次讲：下次讲：2.4，2.4，2.5.1，2.5.2课后练习：课后练习：1.11.15 （自己通过练习掌握）（自己通过练习掌握）数字电子技术数字电子技术所用教材：数字电子技术基础（第五版），阎石主编所用教材：数字电子技术基础（第五版），阎石主编参考教材：数字电子技术基础（第四版），阎石主编参考教材：数字电子技术基础（第四版），阎石主编电子技术基础（数字部分）（第四版），康光华主编电子技术基础（数字部分）（第四版），康光华主编上课教师：张迎春上课教师：张迎春所在教研室：信控学院所在教研室：信控学院电子信息工程教研室电子信息工程教研室教研室地点：机电楼教研室地点：机电楼B308联系电话：联系电话：13658647099电子信箱：电子信箱：zyc_10126.com1、常量之间的运算常量之间的运算2、常量和变量之间的运算、常量和变量之间的运算3、变量和变量之间的运算、变量和变量之间的运算互补律，变量与其反变量之间的关系互补律，变量与其反变量之间的关系一、公式一、公式2.3 逻辑代数中的公式和定理（逻辑代数中的公式和定理（ 2.3，2.4) 交换律交换律结合律结合律分配律分配律同一律同一律（重叠律）（重叠律）德德摩根定理摩根定理还原律还原律（17推论推论）1418，吸收律，吸收律由两乘积项组成的表达式中，如果一项含因子由两乘积项组成的表达式中，如果一项含因子A，另一项含另一项含A的的非，则这两项其余因子各自取反，就得到这个函数的反函数。非，则这两项其余因子各自取反，就得到这个函数的反函数。4、关于异或运算的公式、关于异或运算的公式因果互换律：因果互换律：1、代入定理：、代入定理：二、二、 逻辑代数的基本定理逻辑代数的基本定理在任何一个含有变量在任何一个含有变量A的逻辑等式中，若以一函数式取代的逻辑等式中，若以一函数式取代 该等式中所有该等式中所有A的位置，该等式仍然成立。的位置，该等式仍然成立。2、反演定理：、反演定理：注意：注意：a）运算的优先顺序。运算的优先顺序。b）不是单个变量上的非号应保留不变。不是单个变量上的非号应保留不变。在一个逻辑函数式在一个逻辑函数式Y中中,若将其中所有的若将其中所有的“+”变成变成“”，“”变成变成“+”，“ 0”变成变成“1”， “1”变成变成“0”，原变量，原变量变成反变量，反变量变成原变量，所得函数式即为原函数式的变成反变量，反变量变成原变量，所得函数式即为原函数式的反函数，记作：反函数，记作： 例例: 试用反演定理求试用反演定理求 的反逻辑的反逻辑式。式。解解：练习：练习：P27例例2.4.2，2.4.3对偶定理：若两个函数式相等，那么它们的对偶式也相等。对偶定理：若两个函数式相等，那么它们的对偶式也相等。 3、对偶定理：、对偶定理：例：试求函数式例：试求函数式 的对偶式。的对偶式。解：解： 例：证明：例：证明：解：解：对偶式对偶式：在一个逻辑函数式：在一个逻辑函数式Y中中,若将其中所有的若将其中所有的“+”变成变成“”，“”变成变成“+”，“ 0”变成变成“1”， “1”变成变成“0”，所得函数式即为原函数式的对偶式，记作：，所得函数式即为原函数式的对偶式，记作： 2.5逻辑函数及其表示方法逻辑函数及其表示方法2.5.1 逻辑函数的概念逻辑函数的概念2.5.2 逻辑函数的表示方法（逻辑函数的表示方法（逻辑真值表、函数表逻辑真值表、函数表 达式、逻辑电路图、波形图、卡诺图）达式、逻辑电路图、波形图、卡诺图）2.5.3 逻辑函数的两种标准形式（最小项表达式、逻辑函数的两种标准形式（最小项表达式、 最大项表达式最大项表达式）2.5.4 逻辑函数形式的变换逻辑函数形式的变换2.5.1 逻辑函数的概念逻辑函数的概念 对于一个逻辑事件，对于一个逻辑事件，输入量（即条件）输入量（即条件）与与输出量（即输出量（即结果）结果）之间也是一种函数关系，称为之间也是一种函数关系，称为逻辑函数逻辑函数关系，也可关系，也可以写作：以写作：Y=F（A，B，C，）。）。 这种逻辑函数关系有五种表达方式：逻辑真值表、函这种逻辑函数关系有五种表达方式：逻辑真值表、函数表达式、逻辑电路图、波形图、卡诺图。数表达式、逻辑电路图、波形图、卡诺图。a)找出输入、输出变量，并用找出输入、输出变量，并用相相 应的字母表示；应的字母表示； b)逻辑赋值。逻辑赋值。 c)画出表格。画出表格。 例举重裁判电路，例举重裁判电路，A为主裁判为主裁判,B、C为副裁判，灯亮时判为为副裁判，灯亮时判为试举成功试举成功。 一、逻辑真值表一、逻辑真值表一、逻辑真值表一、逻辑真值表：将输入变量：将输入变量所有取值下对应的输出值求出来，所有取值下对应的输出值求出来，列成表格，即为逻辑真值表。列成表格，即为逻辑真值表。A B CY0 0 00 0 00 00 0 10 0 10 00 1 00 1 00 00 1 10 1 10 01 0 01 0 00 01 0 11 0 11 11 1 01 1 01 11 1 11 1 11 1 列写逻辑真指标的步骤列写逻辑真指标的步骤2.5.2 逻辑函数的表示方法逻辑函数的表示方法二、逻辑函数式：二、逻辑函数式：二、逻辑函数式：二、逻辑函数式：将逻辑函数中输出变量与输入变量之间将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑运算符号连接起来的式子，的逻辑关系用与、或、非等逻辑运算符号连接起来的式子，又称函数式或逻辑式。又称函数式或逻辑式。三、逻辑电路图：三、逻辑电路图：三、逻辑电路图：三、逻辑电路图：是将逻辑函数中输出变量与输入变量之间是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑符号表示出来的图形。的逻辑关系用与、或、非等逻辑符号表示出来的图形。四、波形图：四、波形图：四、波形图：四、波形图：将输入变量所有取值可能与对应输出按将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。时间顺序排列起来画成时间波形。五、逻辑函数表示方法之间的相互转换五、逻辑函数表示方法之间的相互转换五、逻辑函数表示方法之间的相互转换五、逻辑函数表示方法之间的相互转换（1 1 1 1）真值表）真值表）真值表）真值表 函数式函数式函数式函数式a)找出真值表中使函数值为找出真值表中使函数值为1的输入变量取值；的输入变量取值；b)每个输入变量取值都对应一个乘积项，变量取值为每个输入变量取值都对应一个乘积项，变量取值为1， 用原变量表示，变量取值为用原变量表示，变量取值为0，用反变量表示。，用反变量表示。c)将这些乘积项相加即可。将这些乘积项相加即可。 （2 2）函数式）函数式）函数式）函数式 真值表真值表真值表真值表首先在表格左侧将各个不同输入变量取值依次按递增顺序首先在表格左侧将各个不同输入变量取值依次按递增顺序列出来，然后将每组输入变量取值代入函数式，并将得到列出来，然后将每组输入变量取值代入函数式，并将得到的函数值对应地填在表格右侧即可。的函数值对应地填在表格右侧即可。练习练习P31P32 例例2.5.1练习练习P31P32 例例2.5.2五、逻辑函数表示方法之间的相互转换五、逻辑函数表示方法之间的相互转换五、逻辑函数表示方法之间的相互转换五、逻辑函数表示方法之间的相互转换 （3 3）函数式）函数式）函数式）函数式 逻辑图逻辑图逻辑图逻辑图 方法：从输入到输出分别用相应的逻辑符号取代函数式中的逻方法：从输入到输出分别用相应的逻辑符号取代函数式中的逻 辑符号即可。辑符号即可。（4 4）逻辑图）逻辑图）逻辑图）逻辑图 函数式函数式函数式函数式方法：从输入到输出分别用相应的逻辑运算符号取代逻辑图中方法：从输入到输出分别用相应的逻辑运算符号取代逻辑图中的逻辑符号即可。的逻辑符号即可。（5 5）波形图）波形图）波形图）波形图 真值表真值表真值表真值表方法：从波形图上找出每个时间段里输入变量与输出变量的取方法：从波形图上找出每个时间段里输入变量与输出变量的取值，然后将这些输入、输出取值对应列表，即得真值表。值，然后将这些输入、输出取值对应列表，即得真值表。（6 6）真值表）真值表）真值表）真值表 波形图波形图波形图波形图方法：将真值表中所有的输入变量与对应输出变量取值依次排方法：将真值表中所有的输入变量与对应输出变量取值依次排列画成以时间为横轴的波形，即得波形图。列画成以时间为横轴的波形，即得波形图。练习练习P33P34例例2.5.3，2.5.4，2.5.5 1 1、最小项的概念、最小项的概念、最小项的概念、最小项的概念最小项：最小项：最小项：最小项：设设m为包含为包含n个因子的乘积项，且这个因子的乘积项，且这n个个因子以原变量形式或者反变量形式在因子以原变量形式或者反变量形式在m中出现且中出现且只出现一次，称只出现一次，称m为为n变量的一个最小项。变量的一个最小项。n变量变量共有共有个最小项。个最小项。2 2、最小项的编号规则：、最小项的编号规则：、最小项的编号规则：、最小项的编号规则：使最小项使最小项m值为值为1 的输入变量的输入变量取值所对应的十进制数即为该最小项的编号，取值所对应的十进制数即为该最小项的编号，记作记作 。 一、一、一、一、 最小项表达式最小项表达式最小项表达式最小项表达式最小项之和最小项之和最小项之和最小项之和2.5.3 逻辑函数的两种标准形式逻辑函数的两种标准形式例：三变量最小项的编号例：三变量最小项的编号最小项最小项取值取值对应对应编号编号A B C 十进制数十进制数0 0 0 0m00 0 1 1m10 1 0 2m20 1 1 3m31 0 0 4m41 0 1 5m51 1 0 6m61 1 1 7m7练习：练习：练习：练习：画四变量画四变量画四变量画四变量最小项编最小项编最小项编最小项编号表号表号表号表3 3、最小项的性质：、最小项的性质：、最小项的性质：、最小项的性质：a)对应任意一组输入变量取值，有且只有一个最小项值为对应任意一组输入变量取值，有且只有一个最小项值为1；b)任意两个最小项之积为任意两个最小项之积为0；c)全体最小项之和为全体最小项之和为1；d)具有逻辑相邻性的两个最小项相加，可合并为一项，并消去具有逻辑相邻性的两个最小项相加，可合并为一项，并消去一对因子。一对因子。4 4、逻辑函数的最小项表达式：、逻辑函数的最小项表达式：、逻辑函数的最小项表达式：、逻辑函数的最小项表达式： 由真值表获得：由真值表获得：由真值表获得：由真值表获得：将使函数值为将使函数值为1 的最小项进行逻辑加；的最小项进行逻辑加；例：将函数式化成最小项和的形式。例：将函数式化成最小项和的形式。解：解： 由一般函数式获得：由一般函数式获得：由一般函数式获得：由一般函数式获得：该函数式中的每个乘积项缺哪个因子，就乘以该因子加上其该函数式中的每个乘积项缺哪个因子，就乘以该因子加上其反变量，展开即可。反变量，展开即可。二、二、二、二、 最大项表达式最大项表达式最大项表达式最大项表达式最大项之积（自学了解）最大项之积（自学了解）最大项之积（自学了解）最大项之积（自学了解）2.5.4 逻辑函数形式的变换逻辑函数形式的变换（为获得不同的实现电路）（为获得不同的实现电路）逻辑函数逻辑函数与或式与或式与非与非-与非式与非式与或非式与或非式或非或非-或非式或非式1、逻辑代数的各种公式、定理；、逻辑代数的各种公式、定理；2、逻辑函数的各种表示方法及相互转换。、逻辑函数的各种表示方法及相互转换。3、最小项的概念、编号、性质及最小项表达式；、最小项的概念、编号、性质及最小项表达式；4、逻辑函数形式的变换。、逻辑函数形式的变换。作业：作业： 2.1（6） 2.2（2） 2.3（b） 2.6（a） 2.7（a）2.8，2.10（1，6），），2.12（1）小结小结: :下次讲：下次讲：2.6，2.71、逻辑代数的各种公式、定理；、逻辑代数的各种公式、定理；2、逻辑函数的各种表示方法及相互转换。、逻辑函数的各种表示方法及相互转换。3、最小项的概念、编号、性质及最小项表达式；、最小项的概念、编号、性质及最小项表达式；4、逻辑函数形式的变换。、逻辑函数形式的变换。复习复习逻辑函数的公式化简法：是指熟练运用所学基本逻辑函数的公式化简法：是指熟练运用所学基本逻辑函数的公式化简法：是指熟练运用所学基本逻辑函数的公式化简法：是指熟练运用所学基本公式和常用公式，将一个函数式化成最简形式。公式和常用公式，将一个函数式化成最简形式。公式和常用公式，将一个函数式化成最简形式。公式和常用公式，将一个函数式化成最简形式。2.6逻辑函数的化简方法逻辑函数的化简方法一、最简与或式形式的标准：一、最简与或式形式的标准：该与或式中包含的该与或式中包含的乘积项的个数最少乘积项的个数最少，且，且每个乘积每个乘积项所包含的因子数也最少。项所包含的因子数也最少。二、常用公式化简法：二、常用公式化简法：并项法、吸收法、消因子法、消项法、配项法等。并项法、吸收法、消因子法、消项法、配项法等。 2.6.1 逻辑函数公式化简法逻辑函数公式化简法1、并项法：利用、并项法：利用2、吸收法：利用、吸收法：利用 3、消因子法：利用、消因子法：利用 4、消项法：、消项法：利用利用5、配项法：、配项法：利用利用用公式法化简逻辑函数，需要充分熟悉各用公式法化简逻辑函数，需要充分熟悉各个公式、定理，而且多种方法要结合应用。个公式、定理，而且多种方法要结合应用。结论结论结论结论一、卡诺图定义：一、卡诺图定义：一、卡诺图定义：一、卡诺图定义：将将n变量的全部最小项各用一个小方块表变量的全部最小项各用一个小方块表示，并使具有示，并使具有逻辑相邻性逻辑相邻性的最小项在的最小项在几何位置上也相邻几何位置上也相邻地排地排列起来，所得图形称为列起来，所得图形称为n变量的卡诺图。变量的卡诺图。三变量卡诺图三变量卡诺图2.6.2 逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法二变量卡诺图二变量卡诺图五变量卡诺图五变量卡诺图四变量卡诺图四变量卡诺图将函数式化成最小项和的形式；将函数式化成最小项和的形式；将函数式中包含的最小项在卡诺图相应位置处填将函数式中包含的最小项在卡诺图相应位置处填1，其余，其余位置处填位置处填0。例：试画出逻辑函数例：试画出逻辑函数 的卡诺图。的卡诺图。解：解：二、用卡诺图表示逻辑函数二、用卡诺图表示逻辑函数二、用卡诺图表示逻辑函数二、用卡诺图表示逻辑函数根据卡诺图写函数式的方法：根据卡诺图写函数式的方法：将卡诺图中所有填将卡诺图中所有填1 1的的小方块所表示的最小项相加即可得到相应的函数式。小方块所表示的最小项相加即可得到相应的函数式。 例：卡诺图如图所示，要求写出其函数式。例：卡诺图如图所示，要求写出其函数式。1、合并最小项规则、合并最小项规则a)具有逻辑相邻性的具有逻辑相邻性的2个最小项相加，可合并为个最小项相加，可合并为1项，项，消消去去1对不同因子。对不同因子。b)具有逻辑相邻性的具有逻辑相邻性的4个最小项相加，且组成矩形组，个最小项相加，且组成矩形组，可合并为可合并为1项，消去项，消去2对不同因子。对不同因子。c)具有逻辑相邻性的具有逻辑相邻性的8个最小项相加，且组成矩形组，个最小项相加，且组成矩形组，可合并为可合并为1项，消去项，消去3对不同因子。对不同因子。d)具有逻辑相邻性的个具有逻辑相邻性的个2n最小项相加，且组成矩形最小项相加，且组成矩形组，可合并为一项，消去组，可合并为一项，消去n对不同因子。对不同因子。三、用卡诺图化简逻辑函数三、用卡诺图化简逻辑函数三、用卡诺图化简逻辑函数三、用卡诺图化简逻辑函数 2 2、化简步骤：、化简步骤：、化简步骤：、化简步骤：（1）将函数化为最小项之和的形式；）将函数化为最小项之和的形式；（2）画出表示该逻辑函数的卡诺图；画出表示该逻辑函数的卡诺图；（3）找出可以合并的最小项（根据合并最小项的原则）；）找出可以合并的最小项（根据合并最小项的原则）；（4）选取可以合并的最小项画圈并化简，写出最简与或式。）选取可以合并的最小项画圈并化简，写出最简与或式。能大则大，能少则少，重复有新，一块不漏能大则大，能少则少，重复有新，一块不漏画圈口诀画圈口诀画圈口诀画圈口诀：能大则大能大则大每一圈包含的最小项个数越多越好；每一圈包含的最小项个数越多越好；能少则少能少则少画的圈的个数越少越好；画的圈的个数越少越好；重复有新重复有新每一圈中至少有一个新的最小项；每一圈中至少有一个新的最小项；一块不漏一块不漏一个最小项也不能漏掉。一个最小项也不能漏掉。卡诺图化简逻辑函数实例卡诺图化简逻辑函数实例卡诺图化简逻辑函数实例卡诺图化简逻辑函数实例ABC00100111101111例例例例1. 1.用卡诺图表示并化简。用卡诺图表示并化简。解：解：(a)(a)将取值为将取值为将取值为将取值为“ “1 1” ”的的的的相邻小方格圈成圈相邻小方格圈成圈相邻小方格圈成圈相邻小方格圈成圈; ;步骤步骤步骤步骤 1.画卡诺图画卡诺图2.合并最小项（画圈合并最小项（画圈）3.写出最简写出最简“与或与或”逻辑式逻辑式(b)(b)所圈取值为所圈取值为所圈取值为所圈取值为“ “1 1” ”的相邻小方格的个数的相邻小方格的个数的相邻小方格的个数的相邻小方格的个数应为应为应为应为2 2n n，( (n n=0,1,2)=0,1,2)卡诺图化简逻辑函数实例卡诺图化简逻辑函数实例卡诺图化简逻辑函数实例卡诺图化简逻辑函数实例ABC00100111101111解：解：三个圈最小项分别为：三个圈最小项分别为：合并最小项合并最小项写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式最小项合并方法：保留一个圈内最小项的最小项合并方法：保留一个圈内最小项的最小项合并方法：保留一个圈内最小项的最小项合并方法：保留一个圈内最小项的相同变量，相同变量，相同变量，相同变量，而消去而消去而消去而消去相反变量。相反变量。相反变量。相反变量。00ABC100111101111解：解：写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式多余多余多余多余AB00011110CD000111101111相邻相邻相邻相邻例例例例2. 2. 应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数(1)(2)解：解：写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式AB00011110CD000111101例例例例3. 3. 应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数111111111注意：注意：注意：注意：1. 1.圈的个数应最少圈的个数应最少圈的个数应最少圈的个数应最少2. 2.每个每个每个每个“ “圈圈圈圈” ”要最大要最大要最大要最大3. 3.每个每个每个每个“ “圈圈圈圈” ”至少要包至少要包至少要包至少要包含一个未被圈过的最含一个未被圈过的最含一个未被圈过的最含一个未被圈过的最小项。小项。小项。小项。思考：如何直接根据普通函数式填写卡诺图？思考：如何直接根据普通函数式填写卡诺图？思考：如何直接根据普通函数式填写卡诺图？思考：如何直接根据普通函数式填写卡诺图？练习：用卡诺图法化简函数练习：用卡诺图法化简函数练习：用卡诺图法化简函数练习：用卡诺图法化简函数练习：练习：P46，例题，例题2.6.10，2.6.11注意：也可以先通过合并卡诺图中的注意：也可以先通过合并卡诺图中的注意：也可以先通过合并卡诺图中的注意：也可以先通过合并卡诺图中的0 0求出求出求出求出Y,Y,再将再将再将再将Y Y 求求求求反得到反得到反得到反得到Y Y。1011010010110100ABCD11111111约束项约束项约束项约束项任意项任意项任意项任意项无关项无关项无关项无关项：约束项和任意项可以写入函数式，也可：约束项和任意项可以写入函数式，也可不包含在函数式中，因此统称为无关项。不包含在函数式中，因此统称为无关项。在有些逻辑函数中，有的输入变量取值在有些逻辑函数中，有的输入变量取值在有些逻辑函数中，有的输入变量取值在有些逻辑函数中，有的输入变量取值组合是不允许出现的，这些变量组合对组合是不允许出现的，这些变量组合对组合是不允许出现的，这些变量组合对组合是不允许出现的，这些变量组合对应的最小项称为应的最小项称为应的最小项称为应的最小项称为约束项约束项约束项约束项；这些最小项应；这些最小项应；这些最小项应；这些最小项应恒等于恒等于恒等于恒等于0 0。在输入变量某些取值下，函数值为在输入变量某些取值下，函数值为在输入变量某些取值下，函数值为在输入变量某些取值下，函数值为1 1或或或或为为为为0 0不影响逻辑电路的功能，在这些取不影响逻辑电路的功能，在这些取不影响逻辑电路的功能，在这些取不影响逻辑电路的功能，在这些取值下为值下为值下为值下为1 1的最小项称为的最小项称为的最小项称为的最小项称为任意项任意项任意项任意项。2.7具有无关项的逻辑函数及其化简具有无关项的逻辑函数及其化简一、基本概念：一、基本概念：思考：约束项和任意项有什么区别？思考：约束项和任意项有什么区别？见见P5152约束项不允许出现，所以约束项的值始终为约束项不允许出现，所以约束项的值始终为约束项不允许出现，所以约束项的值始终为约束项不允许出现，所以约束项的值始终为0 0；任意项是否出现不影响电路功能，所以有可能任意项是否出现不影响电路功能，所以有可能任意项是否出现不影响电路功能，所以有可能任意项是否出现不影响电路功能，所以有可能出现使任意项为出现使任意项为出现使任意项为出现使任意项为1 1的输入变量取值。的输入变量取值。的输入变量取值。的输入变量取值。二、无关项的表示方法二、无关项的表示方法真值表中，用真值表中，用“”或或“”表表示；示；表达式中，可令无关项表达式中，可令无关项=0；（或全体；（或全体 无关项之和无关项之和=0）卡诺图中，对应方格内填卡诺图中，对应方格内填“”或或“” 。含有无关项的逻辑函数还可以表示成如下形式：含有无关项的逻辑函数还可以表示成如下形式：含有无关项的逻辑函数还可以表示成如下形式：含有无关项的逻辑函数还可以表示成如下形式：结论结论结论结论2.7.2无关项在化简逻辑函数中的应用无关项在化简逻辑函数中的应用合理地利用无关项，可得更简单的化简结果。合理地利用无关项，可得更简单的化简结果。加入（或去掉）无关项，可使化简后的项数最少，加入（或去掉）无关项，可使化简后的项数最少，每项所含因子最少每项所含因子最少；从卡诺图上直观地看，加入无关项的目的是使圈最从卡诺图上直观地看，加入无关项的目的是使圈最大，圈的数量最少。大，圈的数量最少。一、公式法：一、公式法：一、公式法：一、公式法：可在函数式中加上或去掉无关项再化简；可在函数式中加上或去掉无关项再化简；二、卡诺图法：二、卡诺图法：二、卡诺图法：二、卡诺图法：有利于化简的有利于化简的，当作，当作1处理；不利于化简的处理；不利于化简的，当作当作0处理。处理。1011010010110100ABCD例例例例2.7.12.7.1： 化简具有约束的逻辑函数：化简具有约束的逻辑函数：化简具有约束的逻辑函数：化简具有约束的逻辑函数：给定约束条件为：给定约束条件为：给定约束条件为：给定约束条件为：111例例例例2 2 2 2： 试用卡诺图法化简具有无关项的逻辑函数：试用卡诺图法化简具有无关项的逻辑函数：试用卡诺图法化简具有无关项的逻辑函数：试用卡诺图法化简具有无关项的逻辑函数： 解：解：练习：课本练习：课本P54例例2.7.21011010010110100ABCD111111111、逻辑函数的公式法化简方法；、逻辑函数的公式法化简方法；2、逻辑函数的卡诺图化简方法；、逻辑函数的卡诺图化简方法；3、含有无关项的逻辑函数的化简方法。、含有无关项的逻辑函数的化简方法。作业：作业： 2.15（4） （9） （10） 2.16（b） 2.17（4） 2.18（5） 2.20（c） 2.22（3） 2.23（4）小结小结: :下次讲：下次讲：3.13.23.3第三章第三章 门电路（四次课）门电路（四次课）本章学习思路：本章学习思路：本章学习思路：本章学习思路：了解内部结构特点，掌握功能及外部了解内部结构特点，掌握功能及外部特性，熟悉各种参数，掌握连接规律并能定性判断电特性，熟悉各种参数，掌握连接规律并能定性判断电路功能。路功能。3.1 概述概述（注意概念）（注意概念）（注意概念）（注意概念）3.2 半导体二极管门电路半导体二极管门电路3.3 CMOS门电路门电路 CMOS反相器的电路结构和工作原理；反相器的电路结构和工作原理； 静态输入特性和输出特性；静态输入特性和输出特性； 其他类型的其他类型的CMOS门电路及正确使用门电路及正确使用3.5 TTL门电路门电路 TTL反相器的电路结构、工作原理；静态输入特性、反相器的电路结构、工作原理；静态输入特性、 输出特性和输入端负载特性；输出特性和输入端负载特性； 其他类型的其他类型的TTL门电路门电路掌握掌握掌握掌握门电路概念、类型及逻辑体制的概念门电路概念、类型及逻辑体制的概念门电路概念、类型及逻辑体制的概念门电路概念、类型及逻辑体制的概念3.1 概述概述一、门电路：一、门电路：一、门电路：一、门电路：用以实现逻辑关系的单元电路，与基本逻用以实现逻辑关系的单元电路，与基本逻辑关系相对应。辑关系相对应。常见门电路：与门、或门、非门、与非门、或非门、异或门等。常见门电路：与门、或门、非门、与非门、或非门、异或门等。三、正负逻辑体制概念：三、正负逻辑体制概念：三、正负逻辑体制概念：三、正负逻辑体制概念： 在电子电路中，用高低电平表示在电子电路中，用高低电平表示0和和1两种逻辑状态。两种逻辑状态。正逻辑：正逻辑：正逻辑：正逻辑：高电平对应高电平对应“1”；低电平对应；低电平对应“0”。负逻辑：负逻辑：负逻辑：负逻辑：高电平对应高电平对应“0”；低电平对应；低电平对应“1”。二、类型：二、类型：二、类型：二、类型：分立元件门电路：分立元件门电路： 二极管门电路二极管门电路双极型、单极型及混合型双极型、单极型及混合型集成门电路：集成门电路：注意：注意：注意：注意：在数字电路中，电压值具体为多少不重要，只要能判在数字电路中，电压值具体为多少不重要，只要能判断高低电平即可。断高低电平即可。ABY000110111110正正正正与非门的真值表与非门的真值表ABY111001000001负负负负或非门的真值表或非门的真值表正与非门与负或非门相对应正与非门与负或非门相对应一般采用正逻辑体制一般采用正逻辑体制一般采用正逻辑体制一般采用正逻辑体制若采用不同的逻辑体制，则逻辑功能不同若采用不同的逻辑体制，则逻辑功能不同结论：结论：一、一、半导体二极管的半导体二极管的开关特性开关特性一个二极管，具有单向导电性。一个二极管，具有单向导电性。外加正向电压时导通，相当于开关闭合；外加正向电压时导通，相当于开关闭合；外加反向电压时截止，相当于开关断开。外加反向电压时截止，相当于开关断开。正向导通压降：硅管正向导通压降：硅管0.7V，锗管锗管0.3V。3.2 半导体二极管门电路半导体二极管门电路高电平：高电平：VIH=VCC低电平：低电平：VIL=0vI=VIHD截止，截止，vO=VOH=VCCvI=VILD导通，导通，vO=VOL=0.7V设设VCC=5V加到加到A,B的的VIH=3VVIL=0V二极管导通时二极管导通时VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定规定3V以上为以上为10.7V以下为以下为0二、二、 二极管门电路二极管门电路1 1、二极管与门、二极管与门、二极管与门、二极管与门 设设VCC=5V加到加到A,B的的VIH=3VVIL=0V二极管导通时二极管导通时VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定规定2.3V以上为以上为10V以下为以下为02 2、二极管或门、二极管或门、二极管或门、二极管或门 F=A+B二极管门电路缺点：存在电平偏移；带负载能力差。二极管门电路缺点：存在电平偏移；带负载能力差。二极管门电路缺点：存在电平偏移；带负载能力差。二极管门电路缺点：存在电平偏移；带负载能力差。适用场合：适用场合：适用场合：适用场合：ICIC电路的内部逻辑单元电路的内部逻辑单元电路的内部逻辑单元电路的内部逻辑单元3.3CMOS门电路门电路3.3.1MOS管开关电路知识回顾管开关电路知识回顾3.3.2CMOS反相器的电路结构和工作原理反相器的电路结构和工作原理一、电路结构及工作原理一、电路结构及工作原理二、电压、电流传输特性曲线二、电压、电流传输特性曲线三、噪声容限三、噪声容限3.3.3CMOS反相器的静态输入特性和输出特性反相器的静态输入特性和输出特性一、输入端保护措施和输入特性一、输入端保护措施和输入特性二、输出特性二、输出特性3.3.5 其它类型的其它类型的CMOS门电路门电路 3.3.6CMOS门电路的特点及正确使用门电路的特点及正确使用1、NMOS反相器及开关特性反相器及开关特性（1）vI0（3）vI VGS(th)N且且VDS较较小时，工作在可变电阻区。小时，工作在可变电阻区。若若RDRON，则则VOL0（2）vI VGS(th)N且且VDS较大时较大时MOS工作在恒流区，工作在恒流区，此时，此时，iD与与VDS无关无关VGS越大，越大，RON越小越小2、PMOS管开关特性管开关特性开启电压开启电压VGS(th)P | VGS(th) P|时，时，MOS管导通。管导通。（1）|VGS | | VGS(th) P|且且 | VDS | 较较大大时时，工工作作在在恒流区恒流区（3） 当当| VGS | | VGS(th) P|且且 | VDS | 较较小小时时，工工作作在在可可变变电阻区电阻区3.3.2CMOS反相器的电路结构和工作原理反相器的电路结构和工作原理一、电路结构及工作原理一、电路结构及工作原理（Complementary -Symmetry MOS） PMOS管管NMOS管管工作原理：工作原理：vi=0时：时：VGS1= VDD ， VGS2=0, T1导通、导通、T2截止，截止，vO= VDD vi= VDD时：时：VGS2=VDD, VGS1=0 T2导通、导通、T1截止，截止， vO=0 令令VDD|VGS(th)P|+VGS(th)N二、电压、电流传输特性曲线二、电压、电流传输特性曲线1、电压传输特性曲线、电压传输特性曲线AB段：段：vi VDD VTP T1截止，截止，T2导通导通 vOVOL0VDD VTN+ VTP 且且VTN= VTP VTN即即VGS（th）N VTP即即VGS（th）P二、电压、电流传输特性曲线二、电压、电流传输特性曲线1、电压传输特性曲线、电压传输特性曲线VDD VTN+ VTP 且且VTN= VTP BC段：段：VTNvi RON1设设T1导通内阻为导通内阻为RON1 ， T2导通内阻导通内阻RON2 ：在在BC段段, RON1 RON2 当当 时，时，RON2 = RON12、电流传输特性曲线、电流传输特性曲线AB段：段：T1导通，导通，T2截止，截止，iD0;CD段：段：T2导通，导通，T1截止，截止，iD0;BC段：段：T1、T2均导通，均导通，iD0且且在在vI=VDD时，时，iD最大。最大。注意：使用注意：使用CMOS器件时器件时,不应使之长期工作在电流传不应使之长期工作在电流传输特性的输特性的BC段，以防止器段，以防止器件因功耗过大而损坏。件因功耗过大而损坏。三、输入噪声容限三、输入噪声容限输入端噪声容限：输入端噪声容限：输入端噪声容限：输入端噪声容限：在保证输出高低电平基本不变（或者说在保证输出高低电平基本不变（或者说变化的大小不超过允许限度）的条件下，输入电平允许的波动变化的大小不超过允许限度）的条件下，输入电平允许的波动范围。范围。输入端为高输入端为高输入端为高输入端为高（低）（低）（低）（低）电平时电平时电平时电平时的噪声容限的噪声容限的噪声容限的噪声容限V VNHNH（ V VNLNL ）：在保证输出为在保证输出为低低（高）（高）电平的电平的条件下，输入电平允许的条件下，输入电平允许的向下向下（上）（上）的波动范围。的波动范围。思考：对单级门，如何求输入端噪声容限？思考：对单级门，如何求输入端噪声容限？思考：对单级门，如何求输入端噪声容限？思考：对单级门，如何求输入端噪声容限？VNH= =VIHVIH(min)= = VNL= =VIL(max)VOL= =理想情况下，以阈值电压为分界线，则：理想情况下，以阈值电压为分界线，则：设设VIL=0， VIH=VDD；VOH=VDD， VOL0 ； 则对门本身而言，则对门本身而言，当前级门带动同类型的后级门时，有：当前级门带动同类型的后级门时，有：VNH= =VOHVIH(min)= = VNL= =VIL(max)VIL= = CMOSCMOS门电路噪声容限较大；门电路噪声容限较大；门电路噪声容限较大；门电路噪声容限较大； 提高提高提高提高V VDDDD，即可提高噪声容限。即可提高噪声容限。即可提高噪声容限。即可提高噪声容限。结论结论1、逻辑门及、逻辑门及逻辑体制逻辑体制逻辑体制逻辑体制的概念；的概念；2、二极管开关特性及二极管与门、或门电路；、二极管开关特性及二极管与门、或门电路；3、CMOSCMOS反相器的电路结构及工作原理；反相器的电路结构及工作原理；反相器的电路结构及工作原理；反相器的电路结构及工作原理；4 4、 CMOSCMOS反相器的电压及电流传输特性曲线；反相器的电压及电流传输特性曲线；反相器的电压及电流传输特性曲线；反相器的电压及电流传输特性曲线；5 5、 CMOSCMOS反相器的阈值电压及噪声容限的概念。反相器的阈值电压及噪声容限的概念。反相器的阈值电压及噪声容限的概念。反相器的阈值电压及噪声容限的概念。小结小结下次讲：下次讲：3.3.33.3.53.5.1作业：作业： 3.12 2、 CMOS CMOS 反相器的电路结构及工作原理；反相器的电路结构及工作原理；反相器的电路结构及工作原理；反相器的电路结构及工作原理；1、 逻辑体制的概念逻辑体制的概念逻辑体制的概念逻辑体制的概念； 4 4、 CMOSCMOS反相器的电压及电流传输特性曲线；反相器的电压及电流传输特性曲线；反相器的电压及电流传输特性曲线；反相器的电压及电流传输特性曲线； 5 5、 CMOSCMOS反相器的阈值电压及噪声容限的概念。反相器的阈值电压及噪声容限的概念。反相器的阈值电压及噪声容限的概念。反相器的阈值电压及噪声容限的概念。复习复习3.3.3CMOS反相器的静态输入特性和输出特性反相器的静态输入特性和输出特性 一、输入端保护措施和输入特性一、输入端保护措施和输入特性 1、输入端保护电路、输入端保护电路 二极管压降为二极管压降为VDF =0.7V2、输入特性、输入特性 当当0vI VDD+ VDF时，时，D1导通；当导通；当vI VDF时，时，D2导通；导通； iI二、输出特性二、输出特性1、低电平输出、低电平输出（1）VOLIOLRON 随着随着IOLVOL（2）在同一在同一IOL下，下， VDDRONVOL低电平输出特性为：低电平输出特性为： IOL2、高电平输出、高电平输出（2）在同一）在同一IOH下，下， VDDRONVOH （1）VOHVDD IOH RON随着随着 IOH VOH略有降低略有降低 高电平输出特性为：高电平输出特性为： IOH3.3.5 其它类型的其它类型的CMOS门电路门电路 一、一、CMOS与非门和或非门与非门和或非门二、带缓冲级的二、带缓冲级的CMOS与非门和或非门与非门和或非门三、三、CMOS OD门门四、四、CMOS传输门传输门五、五、CMOS三态门三态门 重点重点重点重点：（1 1）CMOSCMOS门电路的连接规律；门电路的连接规律；门电路的连接规律；门电路的连接规律； （2 2）根据电路结构分析电路功能。）根据电路结构分析电路功能。）根据电路结构分析电路功能。）根据电路结构分析电路功能。一、一、CMOS与非门和或非门与非门和或非门0 0 10 1 11 0 11 1 0A B T1 T2 T3 T4 Y与非门与非门工作原理工作原理: :A B T1 T2 T3 T4 Y工作原理工作原理: :0 0 10 1 0 1 0 0 1 1 0 或非门或非门T1T3T2此类门电路的缺点：此类门电路的缺点：P92（1）输出电阻输出电阻RO受输入状态影响；受输入状态影响；（2）输出的高低电平受输入端数目的影响。）输出的高低电平受输入端数目的影响。 连连连连接接接接规规规规律律律律与非门与非门T1T3T2或非门或非门与非门：与非门：NMOS串串，PMOS并并；或非门：或非门：NMOS并并，PMOS串串。二、带缓冲级的二、带缓冲级的CMOS与非门和或非门与非门和或非门（1）带缓冲级的）带缓冲级的CMOS与非门与非门或非门或非门或非门或非门+ +缓冲器缓冲器缓冲器缓冲器= =与非门与非门与非门与非门（2）带缓冲级的）带缓冲级的CMOS或非门（或非门（P93）与非门与非门与非门与非门+ +缓冲器缓冲器缓冲器缓冲器= =或非门或非门或非门或非门三、三、OD门门 电路图电路图 电路符号电路符号1 1、引出、引出、引出、引出ODOD门的目的：门的目的：门的目的：门的目的：（1 1）实现电平的转换（实现电平的转换（2）实现线与。）实现线与。2、OD门的线与接法门的线与接法注意注意（1）外接电源可以和门电路电源）外接电源可以和门电路电源VDD不同；不同； （2）外接电阻）外接电阻RL的阻值要合适，以保证门正常工作。的阻值要合适，以保证门正常工作。外接电阻外接电阻RL的阻值的计算方法见课本的阻值的计算方法见课本P9496，自学掌握。，自学掌握。四、四、CMOS传输门传输门 工作原理工作原理: :0vI VDDVGS(th)N时，时，T1导通；导通； （2 2）当）当）当）当C=1C=1，C C =0=0时时时时 T1、T2均截止均截止 输入和输出之间呈高阻态输入和输出之间呈高阻态传输门截止传输门截止传输门截止传输门截止 （1 1）当）当）当）当C=0C=0，C C =1=1时时时时 VGS(th)P VI VDD时，时，T2导通。导通。 故故0vIB3100A3B2100A2B1100A1B0100A0B0010A0=B0001实例实例2：多位数值比较器（对两个多位的二进制数进行比较）多位数值比较器（对两个多位的二进制数进行比较）原理：从高位比起，只有高位相等，才比较下一位原理：从高位比起，只有高位相等，才比较下一位只比较两个四位数时，逻辑函数式为：只比较两个四位数时，逻辑函数式为：若若A、B是两个多位数的高四位，则当是两个多位数的高四位，则当A=B时，就需时，就需要以低位的比较结果来决定两个数的大小。要以低位的比较结果来决定两个数的大小。 I(AB) 和和 I(A=B) 是来自低位的比较结果是来自低位的比较结果只比较两个四位数时，应令只比较两个四位数时，应令I(AB)=0， I(A=B)=1 三、扩展：用两片三、扩展：用两片CC14585组成一个组成一个8位数值比较位数值比较器器1、只要高位比较出大或小，低位就没有必要比较了；、只要高位比较出大或小，低位就没有必要比较了；3、 只比较四位数时，扩展端不应起作用；只比较四位数时，扩展端不应起作用；2、当高四位全部相等时，需考虑低位的比较结果。因为、当高四位全部相等时，需考虑低位的比较结果。因为Y（ AB）是用是用Y（AB）和和Y（A=B）产生的，故只需输入低位比较结果产生的，故只需输入低位比较结果Y（AB）和和Y（A=B）。 用用来来完完成成两两个个二二进进制制数数的的大大小小比比较较的的逻逻辑辑电电路路称称为为数数值值比比较较器器，简简称称比比较较器器。在在数数字字电电路路中中，数数值值比比较较器器的的输输入入是是要要进进行比较的两个二进制数，输出是比较的结果行比较的两个二进制数，输出是比较的结果。 利利用用集集成成数数值值比比较较器器的的扩扩展展输输入入端端，很很容容易易构构成成更更多多位位数数的的数数值值比比较较器器。数数值值比比较较器器的的扩扩展展要要注注意意实实际际电电路路结结构构，因因为为电电路路结结构构不不同同，输输入入扩扩展展端端的的用用法法也也不不完完全全一一样样，使使用用时时应应注意区别。注意区别。数值比较器小结数值比较器小结1、用译码器设计组合逻辑电路的方法；用译码器设计组合逻辑电路的方法；用译码器设计组合逻辑电路的方法；用译码器设计组合逻辑电路的方法；小结小结2、数据选择器的概念及分类；、数据选择器的概念及分类；3、数据选择器的扩展；数据选择器的扩展；数据选择器的扩展；数据选择器的扩展；4、用数据选择器、用数据选择器设计组合逻辑电路的方法；设计组合逻辑电路的方法；设计组合逻辑电路的方法；设计组合逻辑电路的方法；5、数据比较器的概念、类型、扩展。、数据比较器的概念、类型、扩展。作业：作业： 4.10，4.12，4.15，4.16，4.19下次讲：下次讲：4.3.41、用译码器设计组合逻辑电路的方法；用译码器设计组合逻辑电路的方法；用译码器设计组合逻辑电路的方法；用译码器设计组合逻辑电路的方法；复习复习2、数据选择器的概念及分类；、数据选择器的概念及分类；3、数据选择器的扩展；数据选择器的扩展；数据选择器的扩展；数据选择器的扩展；4、用数据选择器、用数据选择器设计组合逻辑电路的方法；设计组合逻辑电路的方法；设计组合逻辑电路的方法；设计组合逻辑电路的方法；5、数据比较器的概念、类型、扩展。、数据比较器的概念、类型、扩展。4.3.4加法器加法器一、定义一、定义二、分类二、分类三、加法器实例介绍三、加法器实例介绍四、加法器应用四、加法器应用一、定义一、定义一、定义一、定义：实现二进制数加法运算的器件称为加法器。实现二进制数加法运算的器件称为加法器。二、分类二、分类：半加器（一位半加器）半加器（一位半加器）全加器（一位全加器、多位全加器）全加器（一位全加器、多位全加器）1、一位半加器、一位半加器对两个对两个1位二进制数进行相加（不考虑来自低位的进位）位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为而求得和及进位的逻辑电路称为半加器半加器半加器半加器。加数加数本位本位的和的和三、加法器实例介绍三、加法器实例介绍输输 入入输输 出出ABSCO0000011010101101向高向高位的位的进位进位2、一位全加器、一位全加器对两个对两个1位二进制数进行相加并考虑低位来的进位，即相当于位二进制数进行相加并考虑低位来的进位，即相当于3个个1位二进制数相加，求得和及进位的逻辑电路称为位二进制数相加，求得和及进位的逻辑电路称为全加器全加器全加器全加器。 输输 入入输输 出出ABCISCO0000000110010100110110010101011100111111实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为多位加法器多位加法器多位加法器多位加法器。 串行进位加法器串行进位加法器3、多位、多位 加法器加法器构成构成构成构成：把：把n n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，速度慢。：进位信号是由低位向高位逐级传递的，速度慢。超前进位加法器超前进位加法器目的目的：提高运算速度。：提高运算速度。措施措施：减小或消除由于进位信号逐级传递所耗费的时间。减小或消除由于进位信号逐级传递所耗费的时间。具体实现办法具体实现办法：通过逻辑电路事先算出每一位全加器的进位输：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了入信号，而无需再从低位开始向高位逐位传递进位信号了。（详细分析见课本（详细分析见课本P194P196页）页）四位超前进位加法器实例介绍四位超前进位加法器实例介绍四、应用：用加法器实现逻辑函数四、应用：用加法器实现逻辑函数1、若能化成、若能化成输入变量与常量相加输入变量与常量相加输入变量与常量相加输入变量与常量相加，则可用加法器实现；，则可用加法器实现； 例例1、设计一个代码转换电路，将设计一个代码转换电路，将BCD代码的代码的 8421码转成余码转成余3码。码。真值表真值表电路连接图：电路连接图：A3A2A1A0B3B2B1B0S3S2S1S0A B C D 0 0 1 1COCI2、逻辑函数能化成、逻辑函数能化成输入变量与另一组输入变量输入变量与另一组输入变量输入变量与另一组输入变量输入变量与另一组输入变量相加，相加，也可用加法器实现。也可用加法器实现。例例2、设计一电路，输入为设计一电路，输入为8421BCD码，要求：当输入小于码，要求：当输入小于5时，输出为输入数加时，输出为输入数加2；当输入大于等于；当输入大于等于5时，输出为输入数时，输出为输入数加加4。用。用4位加法器及基本逻辑门实现。位加法器及基本逻辑门实现。思路思路思路思路（1）将输出表示为输入变量与另一组变量之间的加法运算；）将输出表示为输入变量与另一组变量之间的加法运算；（2）将将输输入入变变量量接接到到加加法法器器的的一一组组输输入入端端，第第二二组组变变量量用用输输入变量的函数关系来表示，即可实现。入变量的函数关系来表示，即可实现。解：根解：根据题意据题意得真值得真值表为：表为：卡诺图化简：卡诺图化简： ABCB2=A+BD+BC BD令令A3A2A1A0=ABCD，B3B2B1B0如上所示，如上所示，CI=0，画出实现电路即可。画出实现电路即可。电路连接图：电路连接图：B2=A+BD+BC 3、实现、实现减法减法可用加法器实现可用加法器实现1位二进制减法电路实现图为：位二进制减法电路实现图为：思考：若思考：若A，B均为四位二进制数，应如何连线？均为四位二进制数，应如何连线？如何实现？?A-B=A+(B)COMP-2nA-B=A+(B)INV+1-2n 对对两两个个1位位二二进进制制数数进进行行相相加加（不不考考虑虑低低位位来来的的进进位位）而而求得和及进位的逻辑电路称为求得和及进位的逻辑电路称为半加器半加器。 对对两两个个1位位二二进进制制数数进进行行相相加加并并考考虑虑低低位位来来的的进进位位，即即相相当当于于3个个1位位二二进进制制数数的的相相加加，求求得得和和及及进进位位的的逻逻辑辑电电路路称称为为全加器全加器。 实实现现多多位位二二进进制制数数相相加加的的电电路路称称为为多多位位加加法法器器。按按照照进进位位方方式式的的不不同同，加加法法器器分分为为串串行行进进位位加加法法器器和和超超前前进进位位加加法法器器两种。两种。 加加法法器器除除用用来来实实现现两两个个二二进进制制数数相相加加外外，还还可可用用来来设设计计代码转换电路、二进制减法器和十进制加法器等。代码转换电路、二进制减法器和十进制加法器等。加法器小结加法器小结小结小结半加器、全加器的概念；半加器、全加器的概念；加法器的应用加法器的应用。作业：作业： 4.26第三章复习第三章复习 第一大重点：基本概念第一大重点：基本概念第一大重点：基本概念第一大重点：基本概念1、逻辑电路分类：逻辑电路分类：组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路2、组合逻辑电路、组合逻辑电路的特点：的特点： 动作特点动作特点：每一时刻的输出仅取决于该时刻的输入，与：每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关；电路原来的状态无关； 电路结构特点电路结构特点：不包含记忆单元（或存储单元。）：不包含记忆单元（或存储单元。） 第二大重点：组合逻辑电路的分析第二大重点：组合逻辑电路的分析第二大重点：组合逻辑电路的分析第二大重点：组合逻辑电路的分析步骤步骤：根据电路：根据电路写出输出表达式写出输出表达式化简（为使写真值表化简（为使写真值表简单）简单）写出真值表写出真值表说明功能。说明功能。 第三大重点：组合逻辑电路的设计第三大重点：组合逻辑电路的设计第三大重点：组合逻辑电路的设计第三大重点：组合逻辑电路的设计设计设计设计设计：已知实际逻辑问题已知实际逻辑问题求实现该逻辑功能的最简逻辑电路求实现该逻辑功能的最简逻辑电路步骤步骤步骤步骤：实际逻辑问题：实际逻辑问题逻辑抽象逻辑抽象逻辑真值表逻辑真值表逻辑函数式逻辑函数式根根据要求选定所用器件：据要求选定所用器件：1、若选用、若选用SSI，化简函数化简函数变换函数变换函数画出实现电路；画出实现电路；2、若选用、若选用MSI，变换函数变换函数画出实现电路。画出实现电路。逻辑抽象任务逻辑抽象任务逻辑抽象任务逻辑抽象任务: :1、分析事件的因果关系，确定输入变量和输出变量；分析事件的因果关系，确定输入变量和输出变量；2、定义逻辑状态的含义：用定义逻辑状态的含义：用0或或1表示输入和输出的不同状态；表示输入和输出的不同状态；3、根据给定的因果关系列出逻辑真值表。根据给定的因果关系列出逻辑真值表。 第四大重点：重要中规模器件及应用第四大重点：重要中规模器件及应用第四大重点：重要中规模器件及应用第四大重点：重要中规模器件及应用 译码器译码器分二进制译码器、十进制译码器及字符显示译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。注意字符显示译码器与字符显示器的正确连接。 二二进进制制译译码码器器能能产产生生输输入入变变量量的的全全部部最最小小项项（或或最最小小项项的的反反函函数数），而而任任一一组组合合逻逻辑辑函函数数总总能能表表示示成成最最小小项项之之和和的的形形式式，所所以以，由由n位位二二进进制制译译码码器器加加上上合合适适的的门门电电路路即即可可实实现现任任何何形形式式输输入入变变量数不大于量数不大于n的组合逻辑函数。的组合逻辑函数。 一、译码器一、译码器一、译码器一、译码器 数据选择器数据选择器能够从多路数字信息中任意选出所需要的一能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。代码组合决定。 数据选择器具有标准与或表达式的形式，提供了地址变量的数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项全部最小项，并且一般情况下，并且一般情况下，Di可以当作一个变量处理可以当作一个变量处理。例，。例，八选一数据选择器的表达式为：八选一数据选择器的表达式为： 用数据选择器实现组合逻辑函数的步骤用数据选择器实现组合逻辑函数的步骤：选用数据选择器：选用数据选择器确定地址变量确定地址变量对比要实现函数与数据选择器输出的表达式，对比要实现函数与数据选择器输出的表达式，求求Di画连线图。画连线图。 二、数据选择器二、数据选择器二、数据选择器二、数据选择器三、加法器三、加法器三、加法器三、加法器1、若输出能化成、若输出能化成输入变量与常量相加输入变量与常量相加输入变量与常量相加输入变量与常量相加，则可用加法器实现；，则可用加法器实现； 对对两两个个1 1位位二二进进制制数数进进行行相相加加（不不考考虑虑低低位位来来的的进进位位）而而求得和及进位的逻辑电路称为求得和及进位的逻辑电路称为半加器半加器。 对对两两个个1 1位位二二进进制制数数进进行行相相加加并并考考虑虑低低位位来来的的进进位位，即即相相当当于于3 3个个1 1位位二二进进制制数数的的相相加加，求求得得和和及及进进位位的的逻逻辑辑电电路路称称为为全加器全加器。加加法法器器除除用用来来实实现现两两个个二二进进制制数数相相加加外外，还还可可用用来来设设计计代码转换电路、二进制减法器和十进制加法器等。代码转换电路、二进制减法器和十进制加法器等。2、若输出能化成若输出能化成输入变量与另一组变量相加输入变量与另一组变量相加输入变量与另一组变量相加输入变量与另一组变量相加，也可用加法器，也可用加法器实现；实现； 3、二进制减法运算也可用加法器实现，注意进位端转换为借二进制减法运算也可用加法器实现，注意进位端转换为借二进制减法运算也可用加法器实现，注意进位端转换为借二进制减法运算也可用加法器实现，注意进位端转换为借位端的方法。位端的方法。位端的方法。位端的方法。 第二次小测验试题第二次小测验试题 一、用一、用一、用一、用8 8选选选选1 1数据选择器数据选择器数据选择器数据选择器74HC151(74HC151(参见题参见题参见题参见题4.194.19）实现逻）实现逻）实现逻）实现逻辑函数：辑函数：辑函数：辑函数： 二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是2 2个个个个2 2位的二进制数，位的二进制数，位的二进制数，位的二进制数，输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：1 1、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑表达式；表达式；表达式；表达式；2 2、用低电平有效的、用低电平有效的、用低电平有效的、用低电平有效的4/164/16线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附加必要的门电路）加必要的门电路）加必要的门电路）加必要的门电路） 三、试用一片四位二进制全加器及最少的与非门，将三、试用一片四位二进制全加器及最少的与非门，将三、试用一片四位二进制全加器及最少的与非门，将三、试用一片四位二进制全加器及最少的与非门，将8421BCD8421BCD码转换为码转换为码转换为码转换为2421BCD2421BCD码。码。码。码。 2421BCD2421BCD的排列顺的排列顺的排列顺的排列顺序见课本序见课本序见课本序见课本P13P13页。页。页。页。第二次小测验试题答案第二次小测验试题答案解：解：1、 8 8选选选选1 1数据选择器数据选择器数据选择器数据选择器CC4512CC4512的输出表达式为：的输出表达式为：的输出表达式为：的输出表达式为：2、 一、用一、用一、用一、用8 8选选选选1 1数据选择器数据选择器数据选择器数据选择器74HC151(74HC151(参见题参见题参见题参见题4.194.19）实现逻）实现逻）实现逻）实现逻辑函数：辑函数：辑函数：辑函数：3、令、令4、实现电路为：、实现电路为： 二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是2 2个个个个2 2位的二进制数，位的二进制数，位的二进制数，位的二进制数，输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：1 1、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑表达式；表达式；表达式；表达式；2 2、用低电平有效的、用低电平有效的、用低电平有效的、用低电平有效的4/164/16线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附加必要的门电路）加必要的门电路）加必要的门电路）加必要的门电路）解：解：1、设两个、设两个二进制数分别二进制数分别为为AB、CD，输，输出为出为Z4Z3Z2Z1，则根据题意得则根据题意得真值表为：真值表为：ABCDABCDZ Z4 4Z Z3 3Z Z2 2Z Z1 1ABCDABCDZ Z4 4Z Z3 3Z Z2 2Z Z1 100000000000100010010001000110011010001000101010101100110011101110000000000000000000000000000000000000000000100010010001000110011100010001001100110101010101110111100110011011101111011101111111100000000001000100100010001100110000000000011001101100110100110010000000000100010010001000110011000000000001100110110011010011001100010001001100110101010101110111100110011011101111011101111111100000000000000000000000000000000000000000001000100100010001100110000000000010001001000100011001101000100010101010110011001110111Z Z4 4Z Z3 3Z Z2 2Z Z1 1ABCDABCDZ Z4 4Z Z3 3Z Z2 2Z Z1 1ABCDABCD实现电路为：实现电路为：A4A3A2A1Y4Y3Y2Y100000001001000110100010101100111100010010000000100100011010010111100110111101111B4B3B2B10 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 0 三、试用一片四位三、试用一片四位三、试用一片四位三、试用一片四位二进制全加器及最二进制全加器及最二进制全加器及最二进制全加器及最少的与非门，将少的与非门，将少的与非门，将少的与非门，将8421BCD8421BCD码转换码转换码转换码转换为为为为2421BCD2421BCD码。码。码。码。被加数被加数和和加数？加数？解：列出真值表如图。解：列出真值表如图。B4=B1=0利用无关项将利用无关项将B3和和B2化为最简，并转换为化为最简，并转换为与非与非-与非式，最终画与非式，最终画出实现电路。出实现电路。第二次小测验试题第二次小测验试题 一、用一、用一、用一、用8 8选选选选1 1数据选择器数据选择器数据选择器数据选择器74HC151(74HC151(参见题参见题参见题参见题4.194.19）实现逻）实现逻）实现逻）实现逻辑函数：辑函数：辑函数：辑函数： 二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是2 2个个个个2 2位的二进制数，位的二进制数，位的二进制数，位的二进制数，输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：1 1、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑表达式；表达式；表达式；表达式；2 2、用低电平有效的、用低电平有效的、用低电平有效的、用低电平有效的4/164/16线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附加必要的门电路）加必要的门电路）加必要的门电路）加必要的门电路） 三、试用一片四位二进制全加器及最少的与非门，将三、试用一片四位二进制全加器及最少的与非门，将三、试用一片四位二进制全加器及最少的与非门，将三、试用一片四位二进制全加器及最少的与非门，将8421BCD8421BCD码转换为码转换为码转换为码转换为2421BCD2421BCD码。码。码。码。 2421BCD2421BCD的排列顺的排列顺的排列顺的排列顺序见课本序见课本序见课本序见课本P13P13页。页。页。页。第二次小测验试题答案第二次小测验试题答案解：解：1、 8 8选选选选1 1数据选择器数据选择器数据选择器数据选择器CC4512CC4512的输出表达式为：的输出表达式为：的输出表达式为：的输出表达式为：2、 一、用一、用一、用一、用8 8选选选选1 1数据选择器数据选择器数据选择器数据选择器74HC151(74HC151(参见题参见题参见题参见题4.194.19）实现逻）实现逻）实现逻）实现逻辑函数：辑函数：辑函数：辑函数：3、令、令4、实现电路为：、实现电路为： 二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是二、设计一个组合逻辑电路，输入是2 2个个个个2 2位的二进制数，位的二进制数，位的二进制数，位的二进制数，输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：输出是此二数的乘积，要求：1 1、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑、列出真指表，求出逻辑表达式；表达式；表达式；表达式；2 2、用低电平有效的、用低电平有效的、用低电平有效的、用低电平有效的4/164/16线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附线译码器实现。（可附加必要的门电路）加必要的门电路）加必要的门电路）加必要的门电路）解：解：1、设两个、设两个二进制数分别二进制数分别为为AB、CD，输，输出为出为Z4Z3Z2Z1，则根据题意得则根据题意得真值表为：真值表为：ABCDABCDZ Z4 4Z Z3 3Z Z2 2Z Z1 1ABCDABCDZ Z4 4Z Z3 3Z Z2 2Z Z1 100000000000100010010001000110011010001000101010101100110011101110000000000000000000000000000000000000000000100010010001000110011100010001001100110101010101110111100110011011101111011101111111100000000001000100100010001100110000000000011001101100110100110010000000000100010010001000110011000000000001100110110011010011001100010001001100110101010101110111100110011011101111011101111111100000000000000000000000000000000000000000001000100100010001100110000000000010001001000100011001101000100010101010110011001110111Z Z4 4Z Z3 3Z Z2 2Z Z1 1ABCDABCDZ Z4 4Z Z3 3Z Z2 2Z Z1 1ABCDABCD实现电路为：实现电路为：A4A3A2A1Y4Y3Y2Y100000001001000110100010101100111100010010000000100100011010010111100110111101111B4B3B2B10 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 0 三、试用一片四位三、试用一片四位三、试用一片四位三、试用一片四位二进制全加器及最二进制全加器及最二进制全加器及最二进制全加器及最少的与非门，将少的与非门，将少的与非门，将少的与非门，将8421BCD8421BCD码转换码转换码转换码转换为为为为2421BCD2421BCD码。码。码。码。被加数被加数和和加数？加数？解：列出真值表如图。解：列出真值表如图。B4=B1=0利用无关项将利用无关项将B3和和B2化为最简，并转换为化为最简，并转换为与非与非-与非式，最终画与非式，最终画出实现电路。出实现电路。5.1 概述概述 5.2 SR锁存器锁存器5.35.5 电平触发、脉冲触发及边沿触发的触电平触发、脉冲触发及边沿触发的触发器（内部结构一般了解）发器（内部结构一般了解）5.6 触发器的逻辑功能及描述方法描述触发器的逻辑功能及描述方法描述第五章第五章 触发器（一次课）触发器（一次课）5.1概述概述1 1、定义：、定义：、定义：、定义： 触发器（触发器（Flip Flop，简写为，简写为FF）是一能够存储一位二）是一能够存储一位二进值信号的基本单元电路。进值信号的基本单元电路。2 2、基本特点：、基本特点：、基本特点：、基本特点：（1）具有两个能自行保持的稳定状态）具有两个能自行保持的稳定状态0、1 ； (双稳态触发器）双稳态触发器）。（2）可以置）可以置1或或0状态。状态。3 3、类型：、类型：、类型：、类型：（1）按逻辑功能分：）按逻辑功能分：RS、JK、D、和、和T型触发器等；型触发器等；（2）按触发方式（电路结构决定）分：电平触发、脉冲触发）按触发方式（电路结构决定）分：电平触发、脉冲触发及及边沿触发边沿触发边沿触发边沿触发三种；三种；（3）按存储数据的原理不同分：静态和动态触发器。）按存储数据的原理不同分：静态和动态触发器。一、一、一、一、RSRS锁存器锁存器锁存器锁存器的电路结构与动作特点的电路结构与动作特点5.2SR锁存器锁存器正是由于正是由于引入反馈，引入反馈，才使电路具有才使电路具有记忆功能记忆功能 ! !输入输入RD=0, SD=0时时0000设设Q为触发器的原状态（现态），即触发信号输入前的状态；为触发器的原状态（现态），即触发信号输入前的状态；Q*为触发器的新状态（次态），即触发信号输入后的状态。为触发器的新状态（次态），即触发信号输入后的状态。二、功能分析二、功能分析二、功能分析二、功能分析101001输出保持原状态：输出保持原状态：010110输出保持原状态：输出保持原状态：保持！保持！Q*=0 ，（，（Q*）=1Q=0 ，Q=1Q*=1 ，（，（Q*）=0Q=1 ，Q=0输入输入RD=0, SD=1时时01010110输出变为：输出变为：11001010输出保持：输出保持：置置“1” ！Q=0 ，Q=1Q*=1，（，（Q*）=0Q=1 ，Q=0Q*=1，（，（Q*）=0输入输入RD=1, SD=0时时00110101输出仍保持：输出仍保持：10010101输出变为：输出变为：置置“0”！Q=0 ，Q=1Q=1 ，Q=0Q*=0，（，（Q*）=1Q*=0，（，（Q*）=1输入输入RD=1, SD=1时时1100输出：全是输出：全是0注意：注意：当当RD、SD同时由同时由1变为变为0时，翻转快的门输出变为时，翻转快的门输出变为1，另，另一个不得翻转。因此，该状态为一个不得翻转。因此，该状态为不定状态。不定状态。基本基本RS触发器的触发器的特性表特性表约束条件：约束条件：约束条件：约束条件：RD .SD=0 不不定定保保持持置置0置置100000011100110110100011011001110SD：直接置：直接置1端；端；RD：直接置：直接置0端。端。三、动作特点：直接置位，直接复位。三、动作特点：直接置位，直接复位。三、动作特点：直接置位，直接复位。三、动作特点：直接置位，直接复位。四、存在问题：四、存在问题：四、存在问题：四、存在问题：1、输入端信号变化，输出随之变化，无法在时间上加以控制；、输入端信号变化，输出随之变化，无法在时间上加以控制；2、存在约束条件：即、存在约束条件：即RD .SD=0 。由与非门组成由与非门组成的基本的基本SR锁存锁存器的电路结构器的电路结构与图形符号。与图形符号。例题分析：例题分析：例题分析：例题分析：P218P218例例例例5.2.15.2.1保保持持不不定定置置111111100100001010001111010100011置置05.3电平触发的电平触发的SR触发器（同步触发器（同步SR触发器）触发器）一、电路结构与工作原理一、电路结构与工作原理00XX011XX01100110011011111101101110011110110010001*QQRSCLK二、动作特点二、动作特点在在CLK=1的全部时间里，的全部时间里，S和和R的变化都将引起输出状态的变化。的变化都将引起输出状态的变化。输入控制门输入控制门+SR锁存器锁存器带有异步端的带有异步端的同步同步RSRS触发器触发器的电路结构的电路结构异步置异步置0端端异步置异步置1端端平时常平时常为为 1平时常平时常为为 1存在问题：存在问题：存在问题：存在问题：在在CLK=1期间存在期间存在多次翻转问题多次翻转问题多次翻转问题多次翻转问题。动作特点：动作特点：动作特点：动作特点：触发器的次态仅仅取决于触发器的次态仅仅取决于CP信号的信号的下降沿（或上升沿）下降沿（或上升沿）到达时刻输入信号的状态，而在到达时刻输入信号的状态，而在CP=1或或CP=0期间，输入端期间，输入端的任何变化都不影响输出。的任何变化都不影响输出。5.4脉冲触发的触发器（主从触发器）脉冲触发的触发器（主从触发器）动作特点：动作特点：动作特点：动作特点：一、一、一、一、触发器的状态的变化发生在触发器的状态的变化发生在CLK信号的信号的下降沿（或上下降沿（或上升沿）；升沿）；二、二、CLK有效的全部时间内输入信号的任何变化都可能会有效的全部时间内输入信号的任何变化都可能会影响输出。影响输出。5.5边沿触发的触发器边沿触发的触发器5.6触发器的逻辑功能及描述方法触发器的逻辑功能及描述方法一、触发器按逻辑功能的分类及功能描述；一、触发器按逻辑功能的分类及功能描述；二、触发器逻辑功能与电路结构的关系二、触发器逻辑功能与电路结构的关系触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能是指触发器的次态和现态及输入是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。信号之间在稳态下的逻辑关系。逻辑功能可采用逻辑功能可采用特性表特性表、特性方程特性方程、状态转换图状态转换图和和波形图（或称时序图）波形图（或称时序图）来描述。来描述。 （1）逻辑符号）逻辑符号QQCLK一、触发器逻辑功能及描述方法一、触发器逻辑功能及描述方法1 1、RSRS触发器触发器触发器触发器（2）特性表）特性表约束条件：约束条件：约束条件：约束条件：SR=0 上升沿触发上升沿触发00000011100110110100011011011111（3）特性方程：）特性方程：（4）状态转换图）状态转换图（5）波形）波形图图QtCLKtRtStQQCLK2 2、JKJK触发器触发器触发器触发器（2）特性表）特性表翻翻转转（3）特性方程：）特性方程：下降沿触发下降沿触发00000011100110110100011011011110保保持持置置0置置1（4）状态转换图）状态转换图（1）逻辑符号）逻辑符号CLKQ（5）波形）波形图图QtCLKtJtKtCLKQ3 3、D D触发器触发器触发器触发器（2）特性表）特性表（3）特性方程：）特性方程：（4）状态转换图）状态转换图（5）波形）波形图图000010101111Q*=DCLKtDtQt（1）逻辑符号）逻辑符号CLKQ4 4、T T触发器触发器触发器触发器（3）特性方程：）特性方程：（5）波形）波形图图（2）特性表）特性表（4）状态转换图）状态转换图（1）逻辑符号）逻辑符号CLKQ000011101110CLKtTtQt5 5、TT触发器触发器触发器触发器T=1的的T触发器即为触发器即为T触发器。触发器。故其特性方程是故其特性方程是：二、触发器逻辑功能与电路结构的关系二、触发器逻辑功能与电路结构的关系从上面的学习可知，触发器从上面的学习可知，触发器按逻辑功能可以分为按逻辑功能可以分为RS、JK、D、T等类型；等类型；而按电路结构分，则有而按电路结构分，则有基本基本RS、同步、同步RS、主从触发器、主从触发器、边沿触发器等类型边沿触发器等类型。二者没有固定的对应关系。二者没有固定的对应关系。不同逻辑功能的触发器可以是同一电路结构，如都是边沿不同逻辑功能的触发器可以是同一电路结构，如都是边沿触发器；不同电路结构的触发器可以有相同的逻辑功能，触发器；不同电路结构的触发器可以有相同的逻辑功能，如同步如同步RS、主从、主从RS有相同的特性表。有相同的特性表。1、掌握掌握SR锁存器和边沿触发器的动作特点；锁存器和边沿触发器的动作特点；2、掌握掌握SR锁存器的分析方法；锁存器的分析方法；2、掌握掌握触发器逻辑功能的分类和描述方法；触发器逻辑功能的分类和描述方法；了解了解触发器的触发器的电路结构和逻辑功能的关系；电路结构和逻辑功能的关系； 3、熟练掌握各种边沿触发器的特性方程、逻辑功能。熟练掌握各种边沿触发器的特性方程、逻辑功能。熟练掌握各种边沿触发器的特性方程、逻辑功能。熟练掌握各种边沿触发器的特性方程、逻辑功能。小结小结: :作业：作业： 5.18（6，7，11，12），），5.19（4）课堂讨论：课堂讨论： 5.18（3，7，10），），5.19（3）下次讲：下次讲：第六章第六章6.1 概述概述（ 基本概念）基本概念）基本概念）基本概念）6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(自学掌握自学掌握)第六章第六章 时序逻辑电路（五次课）时序逻辑电路（五次课）6.1概述概述1 1、特点：、特点：、特点：、特点：任意时刻的输出不仅取决于该时刻的输入，而且任意时刻的输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。还与电路原来的状态有关。具有记忆功能。具有记忆功能。具有记忆功能。具有记忆功能。一、时序逻辑电路的特点与方框图一、时序逻辑电路的特点与方框图二、时序逻辑电路的分类二、时序逻辑电路的分类三、描述时序逻辑电路的方法三、描述时序逻辑电路的方法一、时序逻辑电路的特点与方框图一、时序逻辑电路的特点与方框图2 2、 时序逻辑电路的框图与组成：时序逻辑电路的框图与组成：时序逻辑电路的框图与组成：时序逻辑电路的框图与组成：1 1）时序逻辑电路是由）时序逻辑电路是由组合逻辑组合逻辑 电路电路和和存储电路存储电路两部分组成，其两部分组成，其中中存储电路必不可少存储电路必不可少。2）存储电路的输出和输入信号）存储电路的输出和输入信号共同确定时序电路的输出。共同确定时序电路的输出。可以用三个方程组来描述：可以用三个方程组来描述：这三个方程组能够全面描述一个时序电路的逻辑功能。这三个方程组能够全面描述一个时序电路的逻辑功能。二、时序逻辑电路的分类二、时序逻辑电路的分类1、按照存储电路中触发器的动作特点不同可分为：按照存储电路中触发器的动作特点不同可分为：同步时同步时序电路序电路和和异步时序电路异步时序电路。所有触发器的动作受同一时钟信号控制：所有触发器的动作受同一时钟信号控制：同步时序逻辑电路同步时序逻辑电路所有触发器的动作不受同一时钟信号控制：所有触发器的动作不受同一时钟信号控制：异步时序逻辑电路异步时序逻辑电路2、按照输出信号的特点，分为、按照输出信号的特点，分为米利米利米利米利(Mealy)(Mealy)型型型型和和穆尔穆尔穆尔穆尔(Moore)(Moore)型型型型两种。两种。在在米利米利米利米利(Mealy)(Mealy)型电路型电路型电路型电路中，输出信号不仅取决于存储电路的状态，中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量；而且还取决于输入变量；在在穆尔穆尔穆尔穆尔(Moore)(Moore)型电路型电路型电路型电路中，输出信号仅取决于存储电路的状态。中，输出信号仅取决于存储电路的状态。米利米利米利米利(Mealy)(Mealy)型电路型电路型电路型电路穆尔穆尔穆尔穆尔(Moore)(Moore)型电路型电路型电路型电路三、描述时序电路的方法三、描述时序电路的方法状态转换表状态转换表状态转换表状态转换表、状态转换图状态转换图状态转换图状态转换图和和时序图。时序图。时序图。时序图。（SM图了解）图了解）状态转换表的列写方法状态转换表的列写方法：1、把给定的电路初态和当前的输入变量取值代入该电路的状把给定的电路初态和当前的输入变量取值代入该电路的状态方程和输出方程，得到电路的次态和输出；态方程和输出方程，得到电路的次态和输出；2、以得到的次态作为新的初态，连同此时的输入变量取值，、以得到的次态作为新的初态，连同此时的输入变量取值，再代入状态方程和输出方程，得到新的次态和输出，直到将再代入状态方程和输出方程，得到新的次态和输出，直到将电路中全部状态转换关系全部列成表格即可。电路中全部状态转换关系全部列成表格即可。状态转换图状态转换图：以圆圈表示电路的各个状态，以箭头表示状态以圆圈表示电路的各个状态，以箭头表示状态的转换方向，并的转换方向，并在箭头旁注明在箭头旁注明状态转换前状态转换前的输入变量取值和的输入变量取值和输出值。输出值。时序图时序图：在一系列时钟脉冲的作用下，电路的状态和输出随在一系列时钟脉冲的作用下，电路的状态和输出随时间变化的波形图。时间变化的波形图。6.2时序逻辑电路的分析方法时序逻辑电路的分析方法 6.2.1同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法同步时序逻辑电路的同步时序逻辑电路的分析分析分析分析：已知同步时序逻辑电路：已知同步时序逻辑电路的逻辑图，求逻辑功能。的逻辑图，求逻辑功能。分析步骤：分析步骤：分析步骤：分析步骤：1 1、 写出各触发器的驱动方程；写出各触发器的驱动方程；写出各触发器的驱动方程；写出各触发器的驱动方程；2 2、 写出各触发器的状态方程；写出各触发器的状态方程；写出各触发器的状态方程；写出各触发器的状态方程；3 3、 写出输出方程；写出输出方程；写出输出方程；写出输出方程；4 4、 画出状态转换表、状态转换图；画出状态转换表、状态转换图；画出状态转换表、状态转换图；画出状态转换表、状态转换图；5 5、 画出时序波形图；画出时序波形图；画出时序波形图；画出时序波形图；6 6、 说明逻辑功能；说明逻辑功能；说明逻辑功能；说明逻辑功能；7 7、 检查电路能否检查电路能否检查电路能否检查电路能否自启动自启动自启动自启动。例例6.2.1：TTL电路电路CLKQ3Q2Q1Y自启动检查：自启动检查：能自启动能自启动000001001020100301104100051010611017000001111100004、写出状态转换表、写出状态转换表5、进行自启动检查、进行自启动检查6、画出状态转换图、画出状态转换图7、画时序图、画时序图例例6.2.3：分析图示电路的逻分析图示电路的逻辑功能，写出电路辑功能，写出电路的驱动方程、状态的驱动方程、状态方程和输出方程，方程和输出方程，画出状态转换图画出状态转换图（4 4）列状态转换表）列状态转换表00011011001/0 10/0 11/000/1111/100/0 01/0 10/0（5）状态转换图）状态转换图（6）功能：）功能：当当A=0时，完成时，完成2位位二进制加法计数器；二进制加法计数器；当当A=1时，完成时，完成2位位二进制减法计数器。二进制减法计数器。1、时序逻辑电路的特点、组成、分类及描述方法；、时序逻辑电路的特点、组成、分类及描述方法；2、同步时序逻辑电路的分析方法；、同步时序逻辑电路的分析方法；作业：作业： 6.2，6.6小结小结: :下次讲：下次讲：4.3.14.3.24.3.3课堂讨论：课堂讨论： 6.1，6.4复习复习1 1、时序逻辑电路特点：、时序逻辑电路特点：、时序逻辑电路特点：、时序逻辑电路特点：任意时刻的输出不仅取决于该时刻任意时刻的输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。的输入，而且还与电路原来的状态有关。具有记忆功能。具有记忆功能。具有记忆功能。具有记忆功能。2 2、时序逻辑电路组成：时序逻辑电路组成：时序逻辑电路组成：时序逻辑电路组成：由由组合逻辑电路组合逻辑电路和和存储电路存储电路两部两部 分组成，其中分组成，其中存储电路必不可少。存储电路必不可少。存储电路必不可少。存储电路必不可少。3、时序逻辑电路分类时序逻辑电路分类时序逻辑电路分类时序逻辑电路分类：按照存储电路中触发器的动作特点按照存储电路中触发器的动作特点不同可分为：不同可分为：同步时序电路同步时序电路同步时序电路同步时序电路和和异步时序电路异步时序电路异步时序电路异步时序电路。按照输出信号的特点，分为按照输出信号的特点，分为米利米利米利米利(Mealy)(Mealy)型型型型和和穆尔穆尔穆尔穆尔(Moore)(Moore)型型型型两种。两种。 4 4、描述时序电路的方法：、描述时序电路的方法：、描述时序电路的方法：、描述时序电路的方法：状态转换表状态转换表状态转换表状态转换表、状态转换图状态转换图状态转换图状态转换图和和时序图。时序图。时序图。时序图。5 5、同步时序逻辑电路分析。、同步时序逻辑电路分析。、同步时序逻辑电路分析。、同步时序逻辑电路分析。6.3若干常用的时序逻辑电路若干常用的时序逻辑电路时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器顺序脉冲发生器顺序脉冲发生器学习要求学习要求 ：1. 掌握掌握寄存器寄存器寄存器寄存器和和移位寄存器的概念移位寄存器的概念移位寄存器的概念移位寄存器的概念并会使用；并会使用；2. 掌握掌握计数器概念计数器概念计数器概念计数器概念，熟练掌握，熟练掌握中规模集成计数器中规模集成计数器中规模集成计数器中规模集成计数器7416174161和和和和7416074160的功能，熟练掌握的功能，熟练掌握用用用用160160及及及及161161设计任意进制计设计任意进制计设计任意进制计设计任意进制计数器的方法。数器的方法。数器的方法。数器的方法。序列信号发生器序列信号发生器*自学掌握自学掌握6.3.1寄存器和移位寄存器寄存器和移位寄存器1、 定义：定义：用于存储二进制代码的电路。用于存储二进制代码的电路。一个触发器能存储一位二进制代码，一个触发器能存储一位二进制代码，所以所以N位寄存器位寄存器需由需由N位触发器位触发器组成。组成。寄存器是计算机的主要部件之一，寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。它用来暂时存放数据或指令。一、寄存器一、寄存器2、寄存器实例：、寄存器实例：四位寄存器四位寄存器74HC175功能：功能：功能：功能：异步清零；同步置数。异步清零；同步置数。特点：特点：特点：特点：并行输入、并出输出；触发器为边沿触发器，并行输入、并出输出；触发器为边沿触发器，抗干扰能力强。抗干扰能力强。二、移位寄存器二、移位寄存器寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c) 移位寄存器不仅具有存储功能，且还有移位功能。移位寄存器不仅具有存储功能，且还有移位功能。可实现串、并行数据转换，数值运算以及数据处理。可实现串、并行数据转换，数值运算以及数据处理。 所谓所谓“移位移位”，就是将寄存器所存各位数据，在每个移，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。位脉冲的作用下，向左或向右移动一位。1、定义：、定义：2、类型：、类型：根据移位方向根据移位方向，分成三种：，分成三种：根据移位数据的输入输出方式根据移位数据的输入输出方式，又分为四种：，又分为四种：FFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出FFFFFFFFFFFFFFFF具有存储具有存储 + + 移位功能移位功能3、移位寄存器实例、移位寄存器实例（1）D触发器组成的触发器组成的4位移位寄存器：位移位寄存器： （2）、）、4位双向移位寄存器：位双向移位寄存器：74LS194A 具有置具有置0、保持、右移位、左移位及并入串入、保持、右移位、左移位及并入串入、并出串出的功能。并出串出的功能。DIR右移串行输入右移串行输入DIL左移串行输入左移串行输入D0D1 D2 D3并行输入并行输入RD异步置异步置0端（低电平有效）端（低电平有效）S0、S1控制端控制端RDS1S0工作状态工作状态0XX置零置零100保持保持101右移右移110左移左移111并行输入并行输入功能表功能表4、扩展：两片、扩展：两片74LS194A扩展一片扩展一片8位双向移位寄存器位双向移位寄存器例例6.3.1的电路的电路（P276)一、一、计数器定义、分类；计数器定义、分类；二、用二、用T、T触发器构成二进制加触发器构成二进制加/减计数器的规律；减计数器的规律；三、主要中规模计数器（三、主要中规模计数器（74LS160/161）芯片介绍；芯片介绍；四、任意进制计数器的构成方法四、任意进制计数器的构成方法计数器的设计。计数器的设计。计数器的设计。计数器的设计。五、移位寄存器型计数器。五、移位寄存器型计数器。6.3.2计数器计数器一、计数器的定义、分类一、计数器的定义、分类1、定义：、定义：用来累计时钟脉冲个数的逻辑电路。用来累计时钟脉冲个数的逻辑电路。2、分类：、分类： 按工作方式分：按工作方式分：按工作方式分：按工作方式分： 同步计数器和异步计数器；同步计数器和异步计数器；按功能分：按功能分：按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按照计数过程中按照计数过程中数字的编码方式分：数字的编码方式分：数字的编码方式分：数字的编码方式分：二进制计二进制计 数器、二数器、二-十进制计数器、循环码计数器等。十进制计数器、循环码计数器等。按照按照计数容量计数容量计数容量计数容量可分为：可分为：十进制计数器、十六十进制计数器、十六 进制计数器、进制计数器、N进制计数器等。进制计数器等。计数器中能计到的最计数器中能计到的最大数。大数。N位二进制计数位二进制计数器的容量为器的容量为2n1,也称也称为模为模2n的计数器的计数器3、 计数器的作用：计数器的作用：累计输入脉冲的个数；用于定时、分累计输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。频、产生节拍脉冲及进行数字运算等等。二、用二、用T、T触发器构成同步二进制加触发器构成同步二进制加/减计数器的规律减计数器的规律1、用、用T、T触发器构成同步二进制加法计数器：触发器构成同步二进制加法计数器： 15 1 1 1 1 1 2 0 0 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 9 1 0 0 1 0 10 1 0 1 0 0 11 1 0 1 1 0 12 1 1 0 0 0 13 1 1 0 1 0 14 1 1 1 0 0 16 0 0 0 0 0CLK Q3 Q2 Q1 Q0 CCLK Q3 Q2 Q1 Q0 C 四位二进制加法计数器状态转换表：四位二进制加法计数器状态转换表：根据根据状态转换表状态转换表得得翻转规律翻转规律：Q0触发器，每来一个时钟，翻转触发器，每来一个时钟，翻转一次；一次；Qi触发器，当触发器，当Q0Qi-1初态为初态为1且且来时钟时，翻转，否则保持；来时钟时，翻转，否则保持；所以，若用所以，若用T触发器构成计数器，触发器构成计数器，则第则第i位触发器输入端位触发器输入端Ti的逻辑的逻辑式应为：式应为：思考：若用思考：若用T触发器实现二进制触发器实现二进制加法计数器，应如何处理？加法计数器，应如何处理？实现电路见课本实现电路见课本P283页页同步二进制加法计数器的时序图：同步二进制加法计数器的时序图：CLKQ0Q1Q2Q3Q0的输出的波形的频率是的输出的波形的频率是CP的的1/2。Q1的输出的波形的频率是的输出的波形的频率是CP的的1/4。Q2的输出的波形的频率是的输出的波形的频率是CP的的1/8。Q3的输出的波形的频率是的输出的波形的频率是CP的的1/16。二分频二分频四分频四分频八分频八分频十六分频十六分频分频器分频器分频器分频器1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 162、用、用T、T触发器构成同步二进制减法计数器：触发器构成同步二进制减法计数器： 0 0 0 0 0 1 15 0 0 0 1 0 14 0 0 1 0 0 13 0 0 1 1 012 0 1 0 0 0 11 0 1 0 1 0 10 0 1 1 0 0 9 0 1 1 1 0 8 1 0 0 0 0 7 1 0 0 1 0 6 1 0 1 0 0 5 1 0 1 1 0 4 1 1 0 0 0 3 1 1 0 1 0 2 1 1 1 0 0 1 1 1 1 1 0 16 0 0 0 0 0CP Q3 Q2 Q1 Q0 BCP Q3 Q2 Q1 Q0 B四位二进制减法计数器状态转换表四位二进制减法计数器状态转换表 根据根据状态转换表状态转换表得得翻转规律翻转规律：Q0触发器，每来一个时钟，翻转触发器，每来一个时钟，翻转一次；一次；Qi触发器，当触发器，当Q0Qi-1初态为初态为0且且来时钟时，翻转，否则保持；来时钟时，翻转，否则保持；所以，若用所以，若用T触发器构成计数器，触发器构成计数器，则第则第i位触发器输入端位触发器输入端Ti的逻辑的逻辑式应为：式应为：思考：若用思考：若用T触发器实现二进制触发器实现二进制减法计数器，应如何处理？减法计数器，应如何处理？ 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 1CP Q3 Q2 Q1 Q0 C 10 0 0 0 0 0加法计数器加法计数器 0 0 0 0 0 1 9 0 0 0 1 0 8 0 0 1 0 0 7 0 0 1 1 0 6 0 1 0 0 0 5 0 1 0 1 0 4 0 1 1 0 0 3 0 1 1 1 0 2 1 0 0 0 0 1 1 0 0 1 0CP Q3 Q2 Q1 Q0 B 10 0 0 0 0 0减法计数器减法计数器详细的工作原理，见课本详细的工作原理，见课本P287294十进制计数器十进制计数器三、集成中规模计数器芯片介绍三、集成中规模计数器芯片介绍1.1.四位同步二进制加法计数器四位同步二进制加法计数器四位同步二进制加法计数器四位同步二进制加法计数器74LS16174LS161；(P282)2.四位同步二进制加四位同步二进制加/减计数器减计数器74LS191；(P285)3.四位同步二进制加四位同步二进制加/减计数器减计数器74LS193（双时钟）（双时钟）；(P288)4.4.同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器74LS16074LS160；(P291)5.同步十进制加同步十进制加/减计数器减计数器74LS190；(P294)6.异步二异步二-五五-十进制计数器十进制计数器74LS290。(P298)器件实例器件实例器件实例器件实例74LS161、74LS160工作状态工作状态X0XX X置置0（异步）（异步）10X X预置数（同预置数（同步）步）X1101保持（包括保持（包括C）X11X 0保持（保持（C=0）1111 计数计数D0D3：预置数据输入端；预置数据输入端；ET、EP：工作状态控制端；工作状态控制端；C：进位输出端，对进位输出端，对74LS161， 当计至当计至1111时，时，C=1； 对对74LS160，当计至，当计至1001时，时，C=1。LD：同步同步预置数据控制端，当预置数据控制端，当LD=0且来时钟时，且来时钟时， Q3Q2Q1Q0 置成置成D3D2D1D0的状态；的状态；ETEPDLRCLKD74161/160161的状态循环为：的状态循环为：160的状态循环为：的状态循环为：0000000111110000000110011、寄存器及移位寄存器的概念；、寄存器及移位寄存器的概念；2、计数器的概念、分类；、计数器的概念、分类；3、用、用T、T触发器构成二进制加减计数器的规律；触发器构成二进制加减计数器的规律；4、集成计数器芯片、集成计数器芯片74LS161/160的管脚图及功能表。的管脚图及功能表。作业：作业： 6.10小结小结: :下次讲：下次讲：6.3.2四四74LS16174LS161、74LS16074LS160工作状态工作状态X0XX X置置0（异步）（异步）10X X预置数（同预置数（同步）步）X1101保持（包括保持（包括C）X11X 0保持（保持（C=0）1111 计数计数D0D3：预置数据输入端；预置数据输入端；ET、EP：工作状态控制端；工作状态控制端；C：进位输出端，对进位输出端，对74LS161， 当计至当计至1111时，时，C=1； 对对74LS160，当计至，当计至1001时，时，C=1。LD：同步同步预置数据控制端，当预置数据控制端，当LD=0且来时钟时，且来时钟时， Q3Q2Q1Q0 置成置成D3D2D1D0的状态；的状态；ETEPDLRCLKD74161/160复习复习四、任意进制计数器的构成方法四、任意进制计数器的构成方法 N进制计进制计数器数器M进制计进制计数器数器主要是主要是161和和160计数器计数器？161的状态循环为：的状态循环为：160的状态循环为：的状态循环为：000000011111000000011001有效循环中，有有效循环中，有有效循环中，有有效循环中，有1616个状态，故为个状态，故为个状态，故为个状态，故为1616进制计数器进制计数器进制计数器进制计数器有效循环中，有有效循环中，有有效循环中，有有效循环中，有1010个状态，故为个状态，故为个状态，故为个状态，故为1010进制计数器进制计数器进制计数器进制计数器（一）（一）MN思路：思路：保证有效循环中包含保证有效循环中包含M个状态。个状态。方法：方法：1、清零法（复位法）、清零法（复位法） S0 S1 S2SM-2SM-1SMSN-1(1)利用同步清零或置数端获得利用同步清零或置数端获得 M 进制计数进制计数思路：思路：思路：思路：当当 N 进制计数到进制计数到 ？ 后回到后回到 S S0 0 状态状态2. 求归零逻辑表达式；求归零逻辑表达式；1. 写出状态写出状态 SM 1 的二进制代码；的二进制代码；3. 画连线图。画连线图。步骤：步骤：步骤：步骤：例例 用用4位二进制计数器位二进制计数器 74161 构成构成十二进制十二进制计数器。计数器。解：解：1. = 10112. 归零表达式：归零表达式：3. 连线图连线图S SMM 11思考：进位端如何实现？思考：进位端如何实现？思考：进位端如何实现？思考：进位端如何实现？ S0 S1 S2SM-2SM-1SMSN-1Q0 Q1 Q2 Q3LDCCLK7416174161ETEPD0 D1 D2 D3RD11 COCO(2)利用异步清零或置数端获得利用异步清零或置数端获得 M 进制计数进制计数 当计数到当计数到 ？ 时，立即产生清零或置数信号，时，立即产生清零或置数信号， 使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）思路：思路：思路：思路：步骤：步骤：步骤：步骤：1. 写出状态写出状态 SM的二进制代码；的二进制代码；2. 求归零逻辑表达式求归零逻辑表达式；3. 画连线图。画连线图。例、用例、用74LS160实现实现6进制计数器。进制计数器。 解：解： M6 S60110，故令故令 即可实现即可实现 用用S6使使RD 有效有效SM S0 S1 S2SM-2SM-1SMSN-1Q0Q1 Q2 Q3D0D1 D2 D3ETEPLDRD11CLK160C思考：进位端如何设置？画出计数器的有效状态循环图。思考：进位端如何设置？画出计数器的有效状态循环图。思考：进位端如何设置？画出计数器的有效状态循环图。思考：进位端如何设置？画出计数器的有效状态循环图。2、置数法：利用、置数法：利用LD（同步置数端）进行置数（同步置数端）进行置数（1）置入最大值法：从）置入最大值法：从0000开始计数，当计数开始计数，当计数到到某个状态某个状态时使时使 LD 有效，将计数器下一个状态有效，将计数器下一个状态置成置成SN-1 S0 S1 S2SM-2SM-1SMSN-1 S SM-2M-2思考：这种思考：这种思考：这种思考：这种设计方法进设计方法进设计方法进设计方法进位端如何实位端如何实位端如何实位端如何实现？现？现？现？例例3、用、用74LS160实现实现6进制计数器。进制计数器。解：解： M6 用用S4使使 LD 有效有效 S40100，故令故令 且且D3D2D1D0=1001即可实现即可实现 100100000001010000110010ccQ0 Q1 Q2 Q3D0 D1 D2 D3ETEPLDRD111601100CLKC练习：用练习：用74LS161实现实现6进制计数器进制计数器111100000001010000110010ccQ0 Q1 Q2 Q3D0 D1 D2 D3ETEPLDRD1116111CLK11C S0 S1 SN-M-1SN-MSN-3SN-2SN-1a、用、用SN-1使使 有效有效b、用进位端用进位端C使使 有效有效 （2）置入最小值法：在计到）置入最小值法：在计到SN-1使使LD有效，有效，下一状态为下一状态为？，该状态为下一个循环，该状态为下一个循环的起点。的起点。将将D3D2D1D0置为置为SN-M S SN-M N-M 这种设计方这种设计方这种设计方这种设计方法进位端也法进位端也法进位端也法进位端也可用芯片进可用芯片进可用芯片进可用芯片进位端实现。位端实现。位端实现。位端实现。例例4、用、用74LS160实现实现6进制计数器。进制计数器。解：方法解：方法a： M6 SN-M=S10-6=S4=0100 故令故令 且且D3D2D1D0=0100即可实现即可实现 010001010110100110000111思考：用方法思考：用方法思考：用方法思考：用方法b b如何实现？如何实现？如何实现？如何实现？CQ0 Q1 Q2 Q3D0 D1 D2 D3ETEPLDRD1160C10001CLK同样，令同样，令 且且D3D2D1D0=0100也可实现也可实现 010001010110100110000111C CQ0 Q1 Q2 Q3D0 D1 D2 D3ETEPLDRD11160C1000CLK练习：用练习：用74LS161实现实现6进制计数器进制计数器1、MN1N2 MN 方法：方法：方法：方法：（1）并行进位法：低位片的）并行进位法：低位片的C接高位片的接高位片的ET、EP， 两片的时钟端同时输入时钟信号。两片的时钟端同时输入时钟信号。 思路：思路：思路：思路：先分别实现先分别实现先分别实现先分别实现N N1 1进制计数器和进制计数器和进制计数器和进制计数器和N N2 2进制计数器，进制计数器，进制计数器，进制计数器，再实现再实现再实现再实现N N1 1NN2 2进制计数器。进制计数器。进制计数器。进制计数器。 （2）串行进位法：低位片的串行进位法：低位片的C接高位片的时钟；接高位片的时钟；例例1：用两片：用两片160实现一实现一100进制计数器。进制计数器。解：解：100=1010 并行进位法并行进位法串行进位法串行进位法思考：在串行接法中，为什么要加反相器？思考：在串行接法中，为什么要加反相器？思考：在串行接法中，为什么要加反相器？思考：在串行接法中，为什么要加反相器？ 工作过程如下：工作过程如下： 0 0 0 0 0 0 0 0 0 0 1 1 C Q3 Q2 Q1 Q0 CLK C Q3 Q2 Q1 Q0 CLK高片高片低片低片 0 0 0 1 0 2 0 0 0 0 0 0 0 1 0 0 0 8 0 0 0 0 0 0 1 1 0 0 1 9 0 0 0 0 1 1 0 0 0 0 0 10 0 0 0 0 1 0进位出现错误进位出现错误 0 0 0 0 0 0 0 0 0 0 0 0 若低位片的若低位片的C直接接高位片的直接接高位片的CP时钟端；时钟端； 0 0 0 0 0 1 0 0 0 0 1 1 C Q3 Q2 Q1 Q0 CP C Q3 Q2 Q1 Q0 CP高片高片低片低片 0 0 0 1 0 2 0 0 0 0 0 1 0 1 0 0 0 8 0 0 0 0 0 1 1 1 0 0 1 9 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 1 1说明：说明：说明：说明：上升沿有效上升沿有效上升沿有效上升沿有效时需时需加非门加非门加非门加非门，下降沿有效时不需要，下降沿有效时不需要 0 0 0 0 0 1 0 0 0 0 0 0 当当低低位位片片的的C通通过过反反相相器器接接高高位位片片的的CLK时时钟钟端端时时，工作过程如下：工作过程如下： 0 0 0 0 1 1 0 0 0 0 1 112、MN1N2方法：方法：方法：方法：整体置整体置0法或整体置数法法或整体置数法a、先用多片已有计数器接成先用多片已有计数器接成M进制计数器；进制计数器； b、在在计计到到某某个个状状态态时时，使使 （或或 ）有有效效，使使所所有计数器清零。有计数器清零。（1）整体置整体置0法的法的步骤：步骤：（2）整体置数法的整体置数法的步骤：步骤：和和MM进制计数器；进制计数器； b、在在选选定定某某一一状状态态下下译译出出 有有效效信信号号，同同时时使使所所有有计数器置入适当数，跳过多余状态，获得计数器置入适当数，跳过多余状态，获得M进制计数器。进制计数器。 例：用例：用74160接成二十九进制接成二十九进制整体置零整体置零（异步）（异步）整体置数整体置数（同步）（同步）思考：用两片思考：用两片思考：用两片思考：用两片161161如何接成二十九进制计数器？如何接成二十九进制计数器？如何接成二十九进制计数器？如何接成二十九进制计数器？1、用一片、用一片161或或160实现小于实现小于16或或10进制计数器的方法；进制计数器的方法；清零法、置数法清零法、置数法2、用多片、用多片161或或160实现大于实现大于16或或10进制计数器的方法；进制计数器的方法；（1）M=N1N2串行进位法、并行进位法、整体置零法串行进位法、并行进位法、整体置零法（1）MN1N2整体置零法整体置零法作业：作业：6.11，6.12 ，6.14，6.18小结小结: :下次讲：下次讲：6.3.2五五1、用一片、用一片161或或160实现小于实现小于16或或10进制计数器的方法；进制计数器的方法；清零法、置数法清零法、置数法2、用多片、用多片161或或160实现大于实现大于16或或10进制计数器的方法；进制计数器的方法；（1）M=N1N2串行进位法、并行进位法、整体置零法串行进位法、并行进位法、整体置零法（1）MN1N2整体置零法整体置零法复习复习1.环形计数器环形计数器设初态为设初态为1000四、移位寄存器型计数器四、移位寄存器型计数器环形计数器有效循环的每个状态只包含一个环形计数器有效循环的每个状态只包含一个1或或0，可以直，可以直接以各个触发器输出端的接以各个触发器输出端的1或或0状态表示电路的一个状态，状态表示电路的一个状态，不需外加译码电路不需外加译码电路2.扭环形计数器（约翰逊计数器）扭环形计数器（约翰逊计数器）设初态为设初态为1000能自启动的环能自启动的环形和扭环形计形和扭环形计数器见课本数器见课本P3053086.3.3顺序脉冲发生器顺序脉冲发生器6.3.4序列信号发生器序列信号发生器一、计数器一、计数器+译码器译码器顺序节顺序节拍脉冲发生器拍脉冲发生器计数器应用实例计数器应用实例二、计数器二、计数器+ +数据选择器数据选择器序列脉冲发生器序列脉冲发生器发生的序列：发生的序列：00010111习题讨论：习题讨论：习题讨论：习题讨论：3 3、用多片、用多片、用多片、用多片160160或或或或161161实现实现实现实现MM进制计数器的方法；进制计数器的方法；进制计数器的方法；进制计数器的方法；相关习题：相关习题：相关习题：相关习题：6.116.11，6.126.12，6.146.14；1 1、用一片、用一片、用一片、用一片160160或或或或161161实现实现实现实现MM进制计数器的方法；进制计数器的方法；进制计数器的方法；进制计数器的方法； 相关习题：相关习题：相关习题：相关习题：6.136.13，6.156.15，6.166.16；2 2、用一片、用一片、用一片、用一片160160或或或或161161实现可控进制计数器的方法；实现可控进制计数器的方法；实现可控进制计数器的方法；实现可控进制计数器的方法；相关习题：相关习题：相关习题：相关习题：6.186.18，6.196.19，6.206.20，6.216.21，6.226.22，6.236.23（实验）；（实验）；（实验）；（实验）；4 4、中规模组合逻辑电路与计数器相结合的题目。、中规模组合逻辑电路与计数器相结合的题目。、中规模组合逻辑电路与计数器相结合的题目。、中规模组合逻辑电路与计数器相结合的题目。相关习题：相关习题：相关习题：相关习题：6.246.24，6.256.25任意进制计数器的构成方法题型小结任意进制计数器的构成方法题型小结一、一、一、一、 MN MN MN （用多片给定芯片及合适门电路，分析与设计）（用多片给定芯片及合适门电路，分析与设计）（用多片给定芯片及合适门电路，分析与设计）（用多片给定芯片及合适门电路，分析与设计）2 2、 MMN N1 1NN2 2或或或或 M M N N1 1NN2 2：掌握整体清零法。注意标明进掌握整体清零法。注意标明进掌握整体清零法。注意标明进掌握整体清零法。注意标明进位端、说明片间进制、说明分频比。（注意位端、说明片间进制、说明分频比。（注意位端、说明片间进制、说明分频比。（注意位端、说明片间进制、说明分频比。（注意161161和和和和160160芯片在芯片在芯片在芯片在实现时的区别）实现时的区别）实现时的区别）实现时的区别）1 1、 MN1N2：掌握两种方法（串行进位和并行进位），注意：掌握两种方法（串行进位和并行进位），注意：掌握两种方法（串行进位和并行进位），注意：掌握两种方法（串行进位和并行进位），注意标明进位端、说明片间进制、说明分频比、写出标明进位端、说明片间进制、说明分频比、写出标明进位端、说明片间进制、说明分频比、写出标明进位端、说明片间进制、说明分频比、写出N1和和N2进制各进制各自的自的有效状态循环图。有效状态循环图。有效状态循环图。有效状态循环图。三、三、三、三、 综合题：中规模组合逻辑电路与计数器相结合的题目。综合题：中规模组合逻辑电路与计数器相结合的题目。综合题：中规模组合逻辑电路与计数器相结合的题目。综合题：中规模组合逻辑电路与计数器相结合的题目。7-1概述概述7-2只读存储器只读存储器ROM7-3随机存储器随机存储器RAM实例练习实例练习7-4存储器容量的扩展存储器容量的扩展7-5用存储器实现组合逻辑函数用存储器实现组合逻辑函数补充：可编程逻辑阵列补充：可编程逻辑阵列PLA基本概念基本概念基本概念基本概念第七章第七章 半导体存储器（二次课）半导体存储器（二次课）7.1概述概述一、定义一、定义一、定义一、定义：半导体存储器是一种能存储大量二进制信息（或半导体存储器是一种能存储大量二进制信息（或二进制数据）的半导体器件。在计算机及其它数字系统中，正二进制数据）的半导体器件。在计算机及其它数字系统中，正是利用存储器来存储大量的数据、信息、程序等。是利用存储器来存储大量的数据、信息、程序等。二、存储器容量及存取速度二、存储器容量及存取速度二、存储器容量及存取速度二、存储器容量及存取速度: :存储器中存储单元的数量称为存储器存储器中存储单元的数量称为存储器存储容量存储容量。向存储器中存入及从存储器中取出数据的速度称为向存储器中存入及从存储器中取出数据的速度称为存取速度。存取速度。一、存储器定义；二、存储器两个重要性能指标；一、存储器定义；二、存储器两个重要性能指标；三、分类及特点；四、存储器与寄存器比较三、分类及特点；四、存储器与寄存器比较 1、只读存储器、只读存储器ROM：正常工作状态下只能读取数据，不能：正常工作状态下只能读取数据，不能修改或重新写入数据。修改或重新写入数据。 2、随机存储器、随机存储器RAM：正常工作状态下，可以随时向存储：正常工作状态下，可以随时向存储器里写入数据或从中读出数据。器里写入数据或从中读出数据。 1、ROM 的优点是电路结构简单，而且在断电后数据不会的优点是电路结构简单，而且在断电后数据不会丢失；缺点是只适用于存储那些固定数据的场合。丢失；缺点是只适用于存储那些固定数据的场合。三、分类及特点：三、分类及特点：三、分类及特点：三、分类及特点：(一一) 分类分类(二二)特点特点: 2、 RAM的优点是正常工作状态下就可以随时向存储器里的优点是正常工作状态下就可以随时向存储器里写入数据或从中读取数据；缺点是一旦断电，数据会丢失。写入数据或从中读取数据；缺点是一旦断电，数据会丢失。为了解决这个矛盾，为了解决这个矛盾，在存储器中给每个存储单元编了一在存储器中给每个存储单元编了一个地址个地址，只有被输入地址代码指定的那些存储单元才能与公，只有被输入地址代码指定的那些存储单元才能与公共的输入共的输入/ /输出引脚接通，进行数据的读出或写入。输出引脚接通，进行数据的读出或写入。四、存储器与寄存器的不同四、存储器与寄存器的不同因为因为半导体存储器的存储单元数目极其庞大而器件的半导体存储器的存储单元数目极其庞大而器件的引脚数目有限引脚数目有限，所以在电路结构上就不可能象，所以在电路结构上就不可能象寄存器寄存器那样那样把把每个存储单元的输入和输出直接引出。每个存储单元的输入和输出直接引出。7-2只读存储器只读存储器ROM一、一、一、一、ROMROM的分类及特点：的分类及特点：的分类及特点：的分类及特点：1、掩模、掩模ROM：存储器里的数据在制作时已经确定，无法更改。存储器里的数据在制作时已经确定，无法更改。2、可编程、可编程ROM（PROM）：设计人员按照自己的设想将所需内设计人员按照自己的设想将所需内容自行写入容自行写入PROM而得到所要求的而得到所要求的ROM。但。但PROM的内容一的内容一经写入就不能修改了，所以只能写入一次。经写入就不能修改了，所以只能写入一次。3、可擦除可编程的、可擦除可编程的ROM（EPROM）：存储的数据可以擦除重存储的数据可以擦除重写。写。用紫外线照射擦除：用紫外线照射擦除：EPROM或或UVE-PROM;用电信号擦除：用电信号擦除：E2PROM，例快闪存储器（例快闪存储器（Flash-Memory)。一、一、ROM的分类及特点的分类及特点; 二、二、ROM的组成框图及各部分作用的组成框图及各部分作用; 三、有关概念三、有关概念; 四、四、ROM电路介绍电路介绍二、二、二、二、ROMROM的组成框图及各部分作用的组成框图及各部分作用的组成框图及各部分作用的组成框图及各部分作用n条条地址线地址线2n个输出个输出字线字线位线位线提高带负载能力；提高带负载能力；实现对输出状态的实现对输出状态的三态控制，以便与系统的总线联接三态控制，以便与系统的总线联接。三、有关概念三、有关概念ROM存储容量存储容量：存储单元的个数，用存储单元的个数，用M字字N位表示；位表示；字数（字节数）字数（字节数）M：地址译码器的输出端数。若地：地址译码器的输出端数。若地址输入端数（地址码）为址输入端数（地址码）为n条，则条，则M=2n；位数（字长）位数（字长）N：数据输出端数，即每次读出数据：数据输出端数，即每次读出数据的个数。的个数。例：一例：一ROM，有，有11位地址（或有位地址（或有11条地址线），条地址线），8位位数据输出端，则该数据输出端，则该ROM的存储容量为的存储容量为2118四、四、ROM电路介绍电路介绍1、掩模、掩模ROM：存储的数据由制作过程中使用的掩：存储的数据由制作过程中使用的掩模板决定模板决定。地址地址数数据据A1A0D3D2D1D0000110110101101101001110例：一存储容量为例：一存储容量为224的的ROM，存储的数据如表示，存储的数据如表示： 四条字线四条字线（译码器输出）（译码器输出）由与门实现，称由与门实现，称为与阵。为与阵。四条位线（由或门实现）四条位线（由或门实现） 称为或阵称为或阵由二极管门电路实现的由二极管门电路实现的ROM电路图为电路图为选中选中W0，取出，取出0101选中选中W1，取出，取出1011选中选中W2，取出，取出0100选中选中W3，取出，取出1110字线和位线的每字线和位线的每一个交叉点都是一个交叉点都是一个存储单元，一个存储单元，交点处接有二极交点处接有二极管时相当于存管时相当于存1 1，否则存，否则存0 0或或或或阵阵阵阵与阵与阵与阵与阵字线字线字线字线位线位线位线位线2、PROM电路介绍电路介绍特点：特点：特点：特点：出厂时在存储矩出厂时在存储矩阵的所有交叉点上全阵的所有交叉点上全部存入部存入1，在写入数，在写入数据时，设法将需要存据时，设法将需要存入入0的那些存储单元的那些存储单元改存为改存为0即可，即可，一经一经一经一经写入，不能修改。写入，不能修改。写入，不能修改。写入，不能修改。写入数据时，写入数据时，设法将需要存设法将需要存入入0的存储单的存储单元上的熔丝烧元上的熔丝烧断即可断即可7-3随机存储器随机存储器RAM一、分类及特点；一、分类及特点；二、结构框图；二、结构框图；三、有关概念。三、有关概念。RAMRAM的定义：的定义：的定义：的定义：随机存储器也叫随机读随机存储器也叫随机读/写存储器，在写存储器，在RAM工作时可以随时从任何一个指定地址读出数据，也可工作时可以随时从任何一个指定地址读出数据，也可以随时将数据写入任何一个指定的存储单元。以随时将数据写入任何一个指定的存储单元。它的最大优点它的最大优点是读写方便，使用灵活。它的缺点是一旦停电，所存数据随是读写方便，使用灵活。它的缺点是一旦停电，所存数据随之丢失之丢失。一、一、一、一、RAMRAM的分类及特点的分类及特点的分类及特点的分类及特点1、 静态静态RAM（SRAM）：SRAM的存储单元是在的存储单元是在静态触静态触发器发器的基础上附加门控管而构成的，因此，它是靠触发器的自的基础上附加门控管而构成的，因此，它是靠触发器的自保功能存储数据的，即保功能存储数据的，即数据由触发器记忆数据由触发器记忆，只要不断电，数据，只要不断电，数据就能永久保存。就能永久保存。2、动态、动态RAM（DRAM）：DRAM的存储单元是是利用的存储单元是是利用MOS管栅极电容可以存储电荷的原理制成的，即管栅极电容可以存储电荷的原理制成的，即依靠电容存储依靠电容存储电荷来存储数据电荷来存储数据,由于电容电荷会泄漏，故需要定时给栅极电容由于电容电荷会泄漏，故需要定时给栅极电容补充电荷，即补充电荷，即刷新刷新。SR锁存器锁存器SRAM与与DRAM相比，存储单元所用元件数目多，功耗大，集相比，存储单元所用元件数目多，功耗大，集成度低，但使用方便，在存储容量不是很大的情况下，多采用成度低，但使用方便，在存储容量不是很大的情况下，多采用SRAM。二、二、二、二、SRAMSRAM结构框图结构框图结构框图结构框图地址线地址线字线字线位线位线字线字线地址线地址线三、有关概念三、有关概念三、有关概念三、有关概念存储容量存储容量：存储矩阵所包含的存储单元的数目：存储矩阵所包含的存储单元的数目MN字数字数M：即地址译码器的输出端数，也称即地址译码器的输出端数，也称字节数字节数；位数位数N：即输入即输入/输出端数（数据端数），也称输出端数（数据端数），也称字长字长，指每次读出或写入数据的位数。指每次读出或写入数据的位数。例：例：N=1，对应每条字线可读出或写入一位二进制对应每条字线可读出或写入一位二进制数，这种数，这种RAM称为称为位结构型位结构型；N4，对应每条字线可读出或写入大于或等于对应每条字线可读出或写入大于或等于四位的二进制数，这种四位的二进制数，这种RAM称为称为字结构型。字结构型。实例练习实例练习实例练习实例练习将一个包含有将一个包含有32768个基本存储单元的存储电路设计成个基本存储单元的存储电路设计成4096个字节的个字节的RAM，则，则该该RAM有几根数据线？有几根数据线？该该RAM有几根地址线？有几根地址线？有一个容量为有一个容量为2564的的RAM，该该RAM有多少个基本存储单元？有多少个基本存储单元？该该RAM每次访问几个存储单元？每次访问几个存储单元？该该RAM有有多少根地址线？多少根地址线？某一某一SRAM芯片芯片,其容量为其容量为10248位位,除电源和接地外除电源和接地外,该该芯片引脚的最小数目是多少芯片引脚的最小数目是多少?若存储器芯片的容量为若存储器芯片的容量为128K8位位,求求:(1)访问该芯片需要多少位地址访问该芯片需要多少位地址?(2)假定该芯片在存储器中的首地址为假定该芯片在存储器中的首地址为A0000H,末地址应为末地址应为多少多少?（17）（BFFFFH）（21或或20） 地址线地址线10，输出线，输出线8，片选线片选线1，读控制线，读控制线1，写控制线写控制线1(或读写控制或读写控制线为一条线为一条)1、存储器的定义、类型及特点、重要性能指标；、存储器的定义、类型及特点、重要性能指标；2、只读存储器、只读存储器ROM分类及特点、相关重要概念；分类及特点、相关重要概念；3、随机存储器、随机存储器RAM分类及特点、相关重要概念。分类及特点、相关重要概念。课堂：课堂： 7.1，7.2小结小结: :下次讲：下次讲：7.47.5补充内容补充内容1、存储器的定义、类型及特点、重要性能指标；、存储器的定义、类型及特点、重要性能指标；2、只读存储器、只读存储器ROM分类及特点、相关重要概念；分类及特点、相关重要概念；3、随机存储器、随机存储器RAM分类及特点、相关重要概念。分类及特点、相关重要概念。复习复习7.4存储器容量的扩展存储器容量的扩展一、位扩展一、位扩展一、位扩展一、位扩展：如果一片：如果一片ROM或或RAM中的字数够用而位数不够用中的字数够用而位数不够用时，需进行位扩展。时，需进行位扩展。扩展方法扩展方法扩展方法扩展方法：将几片：将几片ROM或或RAM的地址线、读的地址线、读/写线和片选线写线和片选线分别并接后，扩展后的位数即为各片位数的和。分别并接后，扩展后的位数即为各片位数的和。例：用例：用?片片10241位的位的RAM接成一个接成一个10248位位RAM。8 8二、字扩展：二、字扩展：二、字扩展：二、字扩展：当每片当每片RAM,ROM位数够用而字数不够时，位数够用而字数不够时，需进行字扩展。需进行字扩展。1024 x 8RAM例：用四片例：用四片例：用四片例：用四片256 256 8 8位位位位1024 1024 8 8位位位位 RAMRAM7SCWRAAOIOI片选信号：片选信号：写信号：写信号：读读地址线：地址线：数据线：数据线：/700WRAAAAOIOI写信号：写信号：读读地址线：地址线：数据线：数据线：/987070,0 0 0 1 1 10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 0):(110025625670- - - - -A个地址个地址个字，需要个字，需要每一片提供每一片提供102376876751251125625501110010007070707,AAAAAAAA四片的地址分配就是：四片的地址分配就是：SCYYAAAA分别接四片的分别接四片的译成译成即将即将两位代码区分四片两位代码区分四片用用,308989扩展后的电路如图所示扩展后的电路如图所示扩展后的电路如图所示扩展后的电路如图所示三、字位扩展：三、字位扩展：三、字位扩展：三、字位扩展：当字数和位数都不够用时，需先进行位扩当字数和位数都不够用时，需先进行位扩展，后进行字扩展。展，后进行字扩展。7-5用用ROM、PLA实现组合逻辑函数实现组合逻辑函数一、用一、用一、用一、用ROMROM实现组合逻辑函数实现组合逻辑函数实现组合逻辑函数实现组合逻辑函数: :思路思路思路思路: :ROM的地址输入端作为要实现逻辑函数的的地址输入端作为要实现逻辑函数的变量输入端；数据端作为要实现逻辑函数的输变量输入端；数据端作为要实现逻辑函数的输出端；出端；地址译码器（即与阵）获得最小项，或阵获得最地址译码器（即与阵）获得最小项，或阵获得最小项之和小项之和。二、用二、用二、用二、用PLAPLA实现组合逻辑函数：实现组合逻辑函数：实现组合逻辑函数：实现组合逻辑函数：思路：思路：思路：思路：与阵和或阵均可编程，获得最简的阵列与阵和或阵均可编程，获得最简的阵列（即使两个阵的存储单元数目均为最少）（即使两个阵的存储单元数目均为最少） 用用ROM实现逻辑函数一般按以下步骤进行：实现逻辑函数一般按以下步骤进行：(1)(1)根根据据逻逻辑辑函函数数的的输输入入、输输出出变变量量数数，确确定定ROM容量，选择合适的容量，选择合适的ROM。(2) (2) 写出逻辑函数的最小项表达式，画出写出逻辑函数的最小项表达式，画出ROM阵列图。阵列图。 (3) (3) 根据阵列图对根据阵列图对ROM进行编程。进行编程。 一、用一、用一、用一、用ROMROM实现组合逻辑函数实现组合逻辑函数实现组合逻辑函数实现组合逻辑函数: :例例7.5.2与阵列容量为：与阵列容量为：168=128或阵列容量为：或阵列容量为：164=64 （存（存储容量）储容量）阵列总容量为：阵列总容量为：12864=192ROM数据表见课本数据表见课本P380页页实际实现过程实际实现过程:若用掩模若用掩模ROM,将数据表交厂方做出掩模板将数据表交厂方做出掩模板,实现所需实现所需ROM;用用EPROM或或E2PROM:擦除擦除,编程编程,检验检验,完成完成例例:用用EPROM实现上述例题实现上述例题用紫外线照射芯片石英窗口用紫外线照射芯片石英窗口(时间各不相同时间各不相同,2716需需15-20分钟分钟),存储单元全变为存储单元全变为1; 编程编程:在编程状态，按在编程状态，按ROM数据表数据表,从首地址开始从首地址开始,将所需数将所需数据从数据端依次输入据从数据端依次输入; 编程检验编程检验:在读出状态在读出状态,按地址顺序依次读出按地址顺序依次读出,检验所输内容是检验所输内容是否正确否正确;若有误若有误,重新输入重新输入;若无误若无误,完成。完成。二、可编程逻辑阵列二、可编程逻辑阵列(PLA) 可编程逻辑阵列（可编程逻辑阵列（PLA）包含一个与阵列和一个或阵列，）包含一个与阵列和一个或阵列，二者都是可编程的。二者都是可编程的。用用用用PLAPLA实现组合逻辑函数的步骤：实现组合逻辑函数的步骤：实现组合逻辑函数的步骤：实现组合逻辑函数的步骤： 首先将逻辑函数进行化简，再将化简后的逻辑函数首先将逻辑函数进行化简，再将化简后的逻辑函数表达式中各乘积项填入逻辑阵列图中。表达式中各乘积项填入逻辑阵列图中。 例例1：用：用PLA 实现下面的多输出函数实现下面的多输出函数 解：解：乘积项有乘积项有: : 与阵列容量为：与阵列容量为：66=36或阵列容量为：或阵列容量为：26=12阵列总容量为：阵列总容量为：3612=48例：试用例：试用PLA产生如下的一组多输出函数产生如下的一组多输出函数 ：解：解：乘积项有乘积项有: 与阵列容量为：与阵列容量为：87=56或阵列容量为：或阵列容量为：47=28阵列总容量为：阵列总容量为：5628=841、存储器容量的扩展方法；、存储器容量的扩展方法；2、用存储器、用存储器ROM和和PLA设计组合逻辑电路的方法设计组合逻辑电路的方法。小结小结课堂：课堂： 7.8，7.13，7.14作业：作业： 7.6，7.9，7.10下次讲：下次讲：第十章第十章10.1概述概述10.2施密特触发器施密特触发器10.3单稳态触发器单稳态触发器10.4多谐振荡器多谐振荡器10.5555定时器及应用定时器及应用整形电路整形电路整形电路整形电路波形产生电路波形产生电路波形产生电路波形产生电路可组成上述任何一种可组成上述任何一种可组成上述任何一种可组成上述任何一种电路，应用非常灵活。电路，应用非常灵活。电路，应用非常灵活。电路，应用非常灵活。要求要求要求要求：1、 掌握脉冲波形的有关掌握脉冲波形的有关概念；概念；概念；概念；2、掌握由门电路组成的施密特触发器、单稳态触发器及、掌握由门电路组成的施密特触发器、单稳态触发器及 多谐振荡器的多谐振荡器的特点、特点、特点、特点、分析思路及典型电路的分析过程分析思路及典型电路的分析过程分析思路及典型电路的分析过程分析思路及典型电路的分析过程；3、掌握、掌握555定时器的定时器的电路结构，电路结构，电路结构，电路结构，熟练掌握由熟练掌握由熟练掌握由熟练掌握由555555定时器实现定时器实现定时器实现定时器实现 上述功能的电路及分析方法。上述功能的电路及分析方法。上述功能的电路及分析方法。上述功能的电路及分析方法。第十章第十章 脉冲波形的产生与整形（四次脉冲波形的产生与整形（四次课）课）10.1概述概述一、获取脉冲波形的方法：一、获取脉冲波形的方法：1、利用各种形式的多谐振荡器直接产生；、利用各种形式的多谐振荡器直接产生；2、通过各种整形电路把已有的周期性变化波形整形为所要求的矩、通过各种整形电路把已有的周期性变化波形整形为所要求的矩形脉冲形脉冲。二、矩形脉冲波形参数：二、矩形脉冲波形参数：脉冲周期脉冲周期T；脉冲幅度脉冲幅度Vm；脉冲宽度脉冲宽度Tw；上升时间上升时间tr；下降时间下降时间tf；占空比占空比q= Tw /T6.2施密特触发器施密特触发器一、定义一、定义二、特点和类型二、特点和类型施密特触发器施密特触发器施密特触发器施密特触发器是一种能够把输入波形整形成为适合于数字是一种能够把输入波形整形成为适合于数字电路需要的矩形脉冲的电路。电路需要的矩形脉冲的电路。输入信号在变化过程中会引起电路状态的变化；输入信号在变化过程中会引起电路状态的变化；输入信号在上升过程中引起电路状态翻转时的输入电压值输入信号在上升过程中引起电路状态翻转时的输入电压值（记做（记做U UT+T+或或或或V VT+T+）与降低过程中引起电路输出状态翻转时的）与降低过程中引起电路输出状态翻转时的输入电压值（记做输入电压值（记做U UT-T-或或或或V VT-T-）不同，即形成）不同，即形成滞回特性滞回特性；在电路输出状态转换时，通过电路内部的正反馈过程，使在电路输出状态转换时，通过电路内部的正反馈过程，使输出波形的边沿很陡，改善了输出波形。输出波形的边沿很陡，改善了输出波形。负向或下限阈值电压负向或下限阈值电压正向或上限阈值电压正向或上限阈值电压回差电压（滞回电压）：回差电压（滞回电压）：VT VTVT符符合合上上述述滞滞回回特特性性的的施施密密特特触触发发器器具具有有反反反反相相相相功功功功能能能能，否否则则，不不具具有有反反相相功能。功能。类型类型类型类型：分为：分为反相功能反相功能的和的和同相功能同相功能的施密特触发器两类。的施密特触发器两类。三、分析施密特触发器思路三、分析施密特触发器思路1、求出、求出VI=0和和VI=1时输出时输出VO的状态。的状态。(目的目的:确定类型确定类型)2、找出引起输出状态翻转的关键点，并把该点电压记为、找出引起输出状态翻转的关键点，并把该点电压记为VA，求求VA与与VI、VO的关系式：的关系式：上升过程中的关系式，记为：上升过程中的关系式，记为：VA=f1(VI，Vo)下降过程中的关系式，记为：下降过程中的关系式，记为：VA=f2(VI，VO)3、在关系式、在关系式中，令中，令VA=VTH，求出，求出VI=VT+在关系式在关系式中，令中，令VA=VTH，求出，求出VI=VT-VT=VT+-VT-实例分析实例分析1：用用CMOS反相器反相器组成的施密特触发器组成的施密特触发器（2）VI，VO0V， （1）VI0，VO0V；VI1，VOVDD。（可知为同相输出的施密特触发器）（可知为同相输出的施密特触发器） （3）VI，VOVDD， 令：令：求得：求得：令：令：求得：求得：问题：问题：R1、R2取值取值有何限制？有何限制？实例分析实例分析2:由由TTL门电路组成的施密特触发器门电路组成的施密特触发器R1、R2较较小小（因因为为太太大大，大大于于开开门门电电阻阻RON，将将一一直直使使VA1)；二二极极管管D的的作作用用：防防止止VOVOH时时G2的的负负载载电电流流过过大。大。（1）VI0，VOVOL0V；VI1，VOVOH。（可知为同相输出的施密特触发器）（可知为同相输出的施密特触发器）（2）VI，VO0V，（忽略，（忽略G1的输入电流列方程）：的输入电流列方程）：令令VA= VTH，代入得，代入得， VI0，VOVOL0V；VI1，VOVOH。（同相输出的施密特触发器）（同相输出的施密特触发器）（3）VI，VOVOH，D截止，截止，当当VIVTH时，时，G1翻转，从而翻转，从而G2也翻转，输出也翻转，输出VO0VVTVTHVTVTVT四、施密特触发器的应用四、施密特触发器的应用(1)(1)波形的变换波形的变换波形的变换波形的变换利用施密特触发器可将正弦波、三角波等变换成矩形波。利用施密特触发器可将正弦波、三角波等变换成矩形波。(2)(2)脉冲鉴幅脉冲鉴幅脉冲鉴幅脉冲鉴幅只有脉冲信号的幅度大于只有脉冲信号的幅度大于VT+的脉冲，电路才输出的脉冲，电路才输出一个脉冲，而幅度小于一个脉冲，而幅度小于VT+的脉冲，电路无输出脉冲。的脉冲，电路无输出脉冲。（3 3）脉冲整形）脉冲整形）脉冲整形）脉冲整形 数字系数字系统中，矩形统中，矩形脉冲经传输脉冲经传输后往往会发后往往会发生波形畸变，生波形畸变，可利用施密可利用施密特触发器进特触发器进行脉冲整形。行脉冲整形。1、脉冲波形的有关概念；、脉冲波形的有关概念；2、施密特触发器的特点、分析方法；、施密特触发器的特点、分析方法；3、典型施密特触发器电路的分析。、典型施密特触发器电路的分析。课堂：课堂： 10.4小结小结下次讲：下次讲：10.3作业：作业： 10.1，10.3一、施密特触发器一、施密特触发器一、施密特触发器一、施密特触发器的符号、类型、电压传输特性；的符号、类型、电压传输特性；输入信号在变化过程中会引起电路状态的变化；输入信号在变化过程中会引起电路状态的变化；输入信号在上升过程中引起电路状态翻转时的输入电压值输入信号在上升过程中引起电路状态翻转时的输入电压值（记做（记做U UT+T+或或或或V VT+T+）与降低过程中引起电路输出状态翻转时的）与降低过程中引起电路输出状态翻转时的输入电压值（记做输入电压值（记做U UT-T-或或或或V VT-T-）不同，即形成）不同，即形成滞回特性滞回特性；在电路输出状态转换时，通过电路内部的正反馈过程，使在电路输出状态转换时，通过电路内部的正反馈过程，使输出波形的边沿很陡，改善了输出波形。输出波形的边沿很陡，改善了输出波形。复习复习二、施密特触发器二、施密特触发器二、施密特触发器二、施密特触发器的特点：的特点：三、分析施密特触发器思路三、分析施密特触发器思路1、求出、求出VI=0和和VI=1时输出时输出VO的状态。的状态。(目的目的:确定类型确定类型)2、找出引起输出状态翻转的关键点，并把该点电压记为、找出引起输出状态翻转的关键点，并把该点电压记为VA，求求VA与与VI、VO的关系式：的关系式：上升过程中的关系式，记为：上升过程中的关系式，记为：VA=f1(VI，Vo)下降过程中的关系式，记为：下降过程中的关系式，记为：VA=f2(VI，VO)3、在关系式、在关系式中，令中，令VA=VTH，求出，求出VI=VT+在关系式在关系式中，令中，令VA=VTH，求出，求出VI=VT-VT=VT+-VT-4、画出电压传输特性曲线。、画出电压传输特性曲线。6.3 单稳态触发器单稳态触发器主要内容主要内容一、单稳态触发器的一、单稳态触发器的特点特点特点特点、类型及应用、类型及应用；二、单稳态触发器的二、单稳态触发器的二、单稳态触发器的二、单稳态触发器的分析方法分析方法分析方法分析方法；三、典型单稳态触发器三、典型单稳态触发器三、典型单稳态触发器三、典型单稳态触发器实例分析实例分析实例分析实例分析。四、四、集成集成集成集成单稳态触发器单稳态触发器实例介绍实例介绍实例介绍实例介绍。 重点重点重点重点 一、一、1、特点：、特点：（1）有）有稳态稳态稳态稳态和和暂稳态暂稳态暂稳态暂稳态两个工作状态；两个工作状态；（2）在）在外界触发脉冲外界触发脉冲外界触发脉冲外界触发脉冲作用下，输出能从稳态翻转到暂稳态，作用下，输出能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再在暂稳态维持一段时间后，再自动返回自动返回稳态；稳态；（3）暂稳态维持时间暂稳态维持时间暂稳态维持时间暂稳态维持时间的长短取决于电路本身的参数，与触发的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。脉冲的宽度和幅度无关。自动返回自动返回外部触发外部触发问题：问题：问题：问题：什么是稳态、暂稳态？二者什么关系？什么是稳态、暂稳态？二者什么关系？什么是稳态、暂稳态？二者什么关系？什么是稳态、暂稳态？二者什么关系？暂稳态：电路在触发脉冲作用下，翻转成的状态。暂稳态：电路在触发脉冲作用下，翻转成的状态。稳态：电路在稳定情况下的状态。稳态：电路在稳定情况下的状态。稳态：电路在稳定情况下的状态。稳态：电路在稳定情况下的状态。稳定状态稳定状态稳定状态稳定状态暂稳态暂稳态2、类型：、类型：微分型微分型微分型微分型和和和和积分型。积分型。积分型。积分型。3、应用：、应用：脉冲整形、延时及定时等。脉冲整形、延时及定时等。如何确定触发脉冲的类型和为什么会自动返回？如何确定触发脉冲的类型和为什么会自动返回？如何确定触发脉冲的类型和为什么会自动返回？如何确定触发脉冲的类型和为什么会自动返回？当外加触发脉冲时，电路状态一定会从稳态翻转到暂稳态。当外加触发脉冲时，电路状态一定会从稳态翻转到暂稳态。暂稳态暂稳态维持时间取决于电容的充放电时间维持时间取决于电容的充放电时间维持时间取决于电容的充放电时间维持时间取决于电容的充放电时间。如何确定暂稳态维持时间？如何确定暂稳态维持时间？如何确定暂稳态维持时间？如何确定暂稳态维持时间？ 二、单稳态触发器的分析方法：波形分析法（二、单稳态触发器的分析方法：波形分析法（P500）1、确定电路的确定电路的稳态稳态、暂稳态暂稳态，以及，以及触发脉冲类型触发脉冲类型；2、分析电路工作过程，定性画出各、分析电路工作过程，定性画出各关键点电压波形关键点电压波形，找出决定，找出决定电路状态发生转换的电路状态发生转换的控制电压控制电压；3、画出控制电压充、放电的等效电路，并化简；、画出控制电压充、放电的等效电路，并化简；4、确定控制电压充、放电的的、确定控制电压充、放电的的起始值、终了值和转换值；起始值、终了值和转换值；5、计算充、放电时间，求所需的计算结果。、计算充、放电时间，求所需的计算结果。三、积分型单稳态触发器的工作原理及分析三、积分型单稳态触发器的工作原理及分析0tvivo1vAvo0t0t0tt1（1 1）确定）确定）确定）确定稳态稳态稳态稳态：在：在 vi 脉冲到来以前，脉冲到来以前，vo1是高电平，是高电平，vo是高电平。是高电平。vovi 正正跳变跳变vo1 负跳变负跳变 vA 不不突变突变C放电放电vA下降直到下降直到VTHvo负跳负跳变变vo上跳；上跳； vA继续下降继续下降VTHt2TTL门电路门电路取值不能太取值不能太大大tW（2 2）画波形）画波形）画波形）画波形（3 3）放电等效电路：）放电等效电路：）放电等效电路：）放电等效电路： 0tvivo1vAvo0t0t0tt1VTHt2恢复时间：恢复时间：tre(35)( RRO)C；tTRtW分辨时间：分辨时间：tdtretTRtretminvC由电压波形可看出，暂稳态为由电压波形可看出，暂稳态为放电至放电至VTH的时间的时间（4 4）输出脉冲宽度）输出脉冲宽度）输出脉冲宽度）输出脉冲宽度t tw w： VC（0）VOH，VC（） VOL ， VC（th）VTH，(RRO)C 回答回答回答回答: : : : 有有有有! ! ! ! 问题问题问题问题1 1：对触发脉冲宽度对触发脉冲宽度对触发脉冲宽度对触发脉冲宽度t tTRTR有无要求有无要求有无要求有无要求? ?0tvivo1vAvo0t0t0tVTH要求：要求：要求：要求：触发脉冲的宽度必须大于触发脉冲的宽度必须大于触发脉冲的宽度必须大于触发脉冲的宽度必须大于输出脉冲宽度输出脉冲宽度输出脉冲宽度输出脉冲宽度 ，为什么？，为什么？，为什么？，为什么？如果触发脉冲的宽度小于输出脉冲宽如果触发脉冲的宽度小于输出脉冲宽度，获得的输出脉冲宽度就与输入的度，获得的输出脉冲宽度就与输入的触发脉冲宽度一样，不符合单稳态触触发脉冲宽度一样，不符合单稳态触发器的要求。发器的要求。问题问题2：如何确定触发脉冲类型？如何确定触发脉冲类型？0tvivo1vAvo0t0t0t问题问题问题问题2 2：如何确定触发脉冲类型？如何确定触发脉冲类型？如何确定触发脉冲类型？如何确定触发脉冲类型？VTH在不明确触发脉冲类型的情况下，在不明确触发脉冲类型的情况下，在不明确触发脉冲类型的情况下，在不明确触发脉冲类型的情况下，可对两种触发脉冲分别分析：可对两种触发脉冲分别分析：可对两种触发脉冲分别分析：可对两种触发脉冲分别分析：（1 1）若触发边沿到达时，输出状态若触发边沿到达时，输出状态若触发边沿到达时，输出状态若触发边沿到达时，输出状态发生了跳变，则是正确的触发脉冲，发生了跳变，则是正确的触发脉冲，发生了跳变，则是正确的触发脉冲，发生了跳变，则是正确的触发脉冲，否则，触发脉冲就是错误的；否则，触发脉冲就是错误的；否则，触发脉冲就是错误的；否则，触发脉冲就是错误的；（2 2）只要确定出正确的触发脉冲只要确定出正确的触发脉冲只要确定出正确的触发脉冲只要确定出正确的触发脉冲类型，稳态随之确定。类型，稳态随之确定。类型，稳态随之确定。类型，稳态随之确定。微分型单稳微分型单稳控制附加电路控制附加电路（P472）四、集成单稳态触发器的工作原理及分析四、集成单稳态触发器的工作原理及分析（74121）思考：什么是可重思考：什么是可重思考：什么是可重思考：什么是可重复触发和不可重复复触发和不可重复复触发和不可重复复触发和不可重复触发的单稳态触发触发的单稳态触发触发的单稳态触发触发的单稳态触发器？（器？（器？（器？（P474P474）1、单稳态触发器的特点、类型及应用；、单稳态触发器的特点、类型及应用；2、单稳态触发器的分析方法；、单稳态触发器的分析方法；3、典型单稳态触发器电路的工作原理及分析。、典型单稳态触发器电路的工作原理及分析。课堂：课堂：10.6小结小结下次讲：下次讲：10.41、单稳态触发器的特点：、单稳态触发器的特点：复习复习（1）有）有稳态稳态稳态稳态和和暂稳态暂稳态暂稳态暂稳态两个工作状态；两个工作状态；（2）在）在外界触发脉冲外界触发脉冲外界触发脉冲外界触发脉冲作用下，输出能从稳态翻转到暂稳态，作用下，输出能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再在暂稳态维持一段时间后，再自动返回自动返回稳态；稳态；（3）暂稳态维持时间暂稳态维持时间暂稳态维持时间暂稳态维持时间的长短取决于电路本身的参数，与触发的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。脉冲的宽度和幅度无关。2、单稳态触发器的分析方法；、单稳态触发器的分析方法；（1）确定电路的确定电路的稳态稳态、暂稳态暂稳态，以及，以及触发脉冲类型触发脉冲类型；（2）分析电路工作过程，定性画出各）分析电路工作过程，定性画出各关键点电压波形关键点电压波形，找出，找出决定电路状态发生转换的决定电路状态发生转换的控制电压控制电压；（3）画出控制电压充、放电的等效电路，并化简；）画出控制电压充、放电的等效电路，并化简；（4）确定控制电压充、放电的的）确定控制电压充、放电的的起始值、终了值和转换值；起始值、终了值和转换值；（5）计算充、放电时间，求所需的计算结果。）计算充、放电时间，求所需的计算结果。6.4多谐振荡器多谐振荡器 一、定义、一、定义、特点特点特点特点二、二、分析方法分析方法分析方法分析方法三、典型电路（类型）分析：三、典型电路（类型）分析： 非对称式多谐振荡器；非对称式多谐振荡器；非对称式多谐振荡器；非对称式多谐振荡器； 由施密特触发器构成的多谐振荡器；由施密特触发器构成的多谐振荡器；由施密特触发器构成的多谐振荡器；由施密特触发器构成的多谐振荡器； 简单环行振荡器；简单环行振荡器；简单环行振荡器；简单环行振荡器；石英晶体多谐振荡器（自学掌握）石英晶体多谐振荡器（自学掌握）6.4多谐振荡器多谐振荡器定义：是一种自激振荡器，在接通电源后，定义：是一种自激振荡器，在接通电源后，不需外不需外加触发信号加触发信号，就能自动产生矩形脉冲。由于矩形波，就能自动产生矩形脉冲。由于矩形波中含有丰富的高次谐波分量，习惯上又称为多谐振中含有丰富的高次谐波分量，习惯上又称为多谐振荡器。荡器。 特点特点特点特点：无稳态，两个暂稳态，称为第一暂稳态，第二：无稳态，两个暂稳态，称为第一暂稳态，第二暂稳态。暂稳态。一、基本概念一、基本概念一、基本概念一、基本概念用途用途用途用途：产生脉冲波形。：产生脉冲波形。1、确定电路的、确定电路的第一暂稳态，第二暂稳态；第一暂稳态，第二暂稳态；第一暂稳态，第二暂稳态；第一暂稳态，第二暂稳态；2、分析电路的工作过程，定性画出电路中各点电压的波形，找、分析电路的工作过程，定性画出电路中各点电压的波形，找出出决定电路状态发生转换的控制电压决定电路状态发生转换的控制电压决定电路状态发生转换的控制电压决定电路状态发生转换的控制电压；3、画出控制电压充放电的等效电路，并将得到的电路化简；、画出控制电压充放电的等效电路，并将得到的电路化简；4、确定关键控制电压充放电的、确定关键控制电压充放电的起始值、终了值和转换值；起始值、终了值和转换值；起始值、终了值和转换值；起始值、终了值和转换值；5、计算充放电时间，求出所需计算结果。、计算充放电时间，求出所需计算结果。二、分析方法：波形分析法二、分析方法：波形分析法二、分析方法：波形分析法二、分析方法：波形分析法三、典型电路分析：三、典型电路分析：1、非对称式多谐振荡器、非对称式多谐振荡器（CMOS门组成）：门组成）：静态时，门静态时，门G1、G2均工作在电压传输特性转折区的中间均工作在电压传输特性转折区的中间三、典型电路分析：三、典型电路分析：1、非对称式多谐振荡器、非对称式多谐振荡器（CMOS门组成）：门组成）：第一暂稳态：第一暂稳态：vi1=1，vo1=0，vo2=1第二暂稳态：第二暂稳态：vi1=0，vo1=1，vo2=0第一过渡过程：放电过程第一过渡过程：放电过程第二过渡过程：充电过程第二过渡过程：充电过程思考：充放电回路如何？思考：充放电回路如何？思考：充放电回路如何？思考：充放电回路如何？ 保护电阻保护电阻思考：充放电波形如何？思考：充放电波形如何？思考：充放电波形如何？思考：充放电波形如何？充电时间常数：充电时间常数：放电时间常数：放电时间常数：放电回路放电回路充电回路充电回路（1 1）第一过渡过程：充电过程：）第一过渡过程：充电过程：充电参数：充电参数：VI(0)VTH VDD ， VI()VDD，VI(th)VTH VI1VO1VO2VTHVTH+VDDVTHVDDT1T2（1 1）第二过渡过程：放电过程：）第二过渡过程：放电过程：VI1VO1VO2VTHVTH+VDDVTHVDDT1T2放电参数：放电参数：VI(0) VTH+ VDD VI()0， VI(th)VTH 2、由施密特触发器、由施密特触发器构成的多谐振荡器构成的多谐振荡器（1）第一暂稳态：）第一暂稳态： VI0， VO1； 第二暂稳态：第二暂稳态： VI1，VO0充电参数：充电参数：VI(0)VT-，VI()VDD，VI(th)VT （2）第一过渡过程：充电过程：）第一过渡过程：充电过程：T1放电参数：放电参数：VI(0)VT，VI()0，VI(th)VT- （3）第二过渡过程：放电过程：）第二过渡过程：放电过程：问题：问题：问题：问题：占空比占空比占空比占空比= =？ 如何使占空比可调？如何使占空比可调？如何使占空比可调？如何使占空比可调？（P487P487）（2）第一过渡过程：充电过程：）第一过渡过程：充电过程：T1T2 23、 环形振荡器环形振荡器 利用逻辑门电路的传输延迟时利用逻辑门电路的传输延迟时间，将奇数个反相器首尾相接，间，将奇数个反相器首尾相接，就可以构成一个简单的环形振就可以构成一个简单的环形振荡器荡器: :（1）电路组成）电路组成 （2）工作原理）工作原理 及波形及波形优点优点: 结构简单结构简单,所用元件所用元件少。少。缺点缺点: 频率太高频率太高,并且不可并且不可调整。其调整。其振荡周期为振荡周期为6 tpd 1、多谐振荡器的定义、特点；、多谐振荡器的定义、特点；2、多谐振荡器的分析方法；、多谐振荡器的分析方法；3、典型多谐振荡器电路的工作原理及分析。、典型多谐振荡器电路的工作原理及分析。作业：作业：10.16，10.18小结小结下次讲：下次讲：10.5复习复习1、多谐振荡器的定义、特点：、多谐振荡器的定义、特点：2、多谐振荡器的分析方法；、多谐振荡器的分析方法；定义：定义：定义：定义：是一种自激振荡器，在接通电源后，是一种自激振荡器，在接通电源后，不需外加触发信不需外加触发信号号，就能自动产生矩形脉冲。由于矩形波中含有丰富的高次，就能自动产生矩形脉冲。由于矩形波中含有丰富的高次谐波分量，习惯上又称为多谐振荡器。谐波分量，习惯上又称为多谐振荡器。 特点特点特点特点：无稳态，两个暂稳态，称为第一暂稳态，第二暂稳态。：无稳态，两个暂稳态，称为第一暂稳态，第二暂稳态。（1）确定电路的）确定电路的第一暂稳态，第二暂稳态；第一暂稳态，第二暂稳态；第一暂稳态，第二暂稳态；第一暂稳态，第二暂稳态；（2）分析电路的工作过程，定性画出电路中各点电压的波形，）分析电路的工作过程，定性画出电路中各点电压的波形，找出找出决定电路状态发生转换的控制电压决定电路状态发生转换的控制电压决定电路状态发生转换的控制电压决定电路状态发生转换的控制电压；（3）画出控制电压充放电的等效电路，并将得到的电路化简；）画出控制电压充放电的等效电路，并将得到的电路化简；（4）确定关键控制电压充放电的）确定关键控制电压充放电的起始值、终了值和转换值；起始值、终了值和转换值；起始值、终了值和转换值；起始值、终了值和转换值；（5）计算充放电时间，求出所需计算结果。）计算充放电时间，求出所需计算结果。6-5555定时器及其应用定时器及其应用555定时器定时器是一种多用途的数字是一种多用途的数字-模拟混合集成电路，模拟混合集成电路，利用它能极方便地构成施密特触发器、单稳态触发利用它能极方便地构成施密特触发器、单稳态触发器及多谐振荡器器及多谐振荡器。 一、电路结构及功能；一、电路结构及功能； 二、用二、用555555定时器构成施密特触发器；定时器构成施密特触发器； 三、用三、用555555定时器构成多谐振荡器；定时器构成多谐振荡器； 四、用四、用555555定时器构成单稳态触发器。定时器构成单稳态触发器。一、电路结构及功能（一、电路结构及功能（CB555）复位端复位端低低低低电平有效电平有效高高高高电平电平触发端触发端低低低低电平电平触发端触发端 控制电压控制电压输入端输入端 0 0导通导通2VCC/3 111 0VCC/3 导通导通VCC/3 不变不变 不变不变 或或2VCC/3VCC/3 1截止截止vI1voTD的状态的状态vI2Rd二、用二、用555555组成施密特触发器组成施密特触发器1、vI由由0升高的过程：升高的过程：当当vI =0时，时， vO=1 ；当当VCC/3vI 2VCC/3时，时， vO=0 。 V VT+T+= 2V= 2VCCCC/3/3（一）工作过程分析：（一）工作过程分析：6(VI1)2(VI2)73vO84VCC0.01F15vI当当vI1 2VCC/3， vI2 VCC/3时，时，vO=0 ，TD导通；导通；当当vI1 VCC/3时，时，vO保持保持 ，TD保持；保持；当当vI1 2 VCC/3， vI2 VCC/3时，时，vO=1 ，TD截止；截止；二、用二、用555555组成施密特触发器组成施密特触发器2、vI由高电平降低的过程：由高电平降低的过程：当当vI =1时，时， vO=0；当当VCC/3vI 2 VCC/3时，保持；时，保持；当当vI 2VCC/3， vI2 VCC/3时，时，vO=0 ，TD导通；导通；当当vI1 VCC/3时，时，vO保持保持 ，TD保持；保持；当当vI1 2 VCC/3， vI2 VCC/3时，时，vO=1 ，TD截止；截止；二、用二、用555555组成施密特触发器组成施密特触发器1、vI由由0升高的过程：升高的过程：当当vI =0时，时， VO=1 ；V VT+T+= = 2V2VCCCC/3/32、vI由由1降低的过程：降低的过程：当当vI =1时，时， VO=0；V VT-T-= = V VCCCC/3/3vOvIV VT+T+V VT-T-回差电压回差电压V VT T= =V VT T+ +V VT-T-=V=VCCCC/3/3（二）传输特性曲线（二）传输特性曲线类型：带反相功能类型：带反相功能的施密特触发器。的施密特触发器。（一）（一）思路：思路：555施密特触发器施密特触发器多谐振荡器多谐振荡器思考：思考：思考：思考：一般门的带负载能力较差，而充放电的电流较大，一般门的带负载能力较差，而充放电的电流较大，一般门的带负载能力较差，而充放电的电流较大，一般门的带负载能力较差，而充放电的电流较大，不宜直接用门的输出提供充放电的电流，怎么办？不宜直接用门的输出提供充放电的电流，怎么办？不宜直接用门的输出提供充放电的电流，怎么办？不宜直接用门的输出提供充放电的电流，怎么办？解决办法：解决办法：解决办法：解决办法：构造一个和构造一个和vo逻辑关系一致的点，来代替门的输逻辑关系一致的点，来代替门的输出提供充放电的电流，这个点如何构造？出提供充放电的电流，这个点如何构造？+VCC6273vO840.01F15vI三、用三、用555555组成多谐振荡器组成多谐振荡器（二）电路的实现：（二）电路的实现：三极管与三极管与R1配合接成一个反配合接成一个反相器，输出相器，输出v7与与vO逻辑关系逻辑关系一致，可用一致，可用v7代替代替vO提供充提供充放电回路。放电回路。R1（三）工作过程分析与参数计算（三）工作过程分析与参数计算 (1) (1) 问题：第一暂稳态是什么？第二暂稳态是什么？问题：第一暂稳态是什么？第二暂稳态是什么？问题：第一暂稳态是什么？第二暂稳态是什么？问题：第一暂稳态是什么？第二暂稳态是什么？ 第一暂稳态：第一暂稳态：vC0，vO1；第二暂稳态：第二暂稳态：vC1，vO0何时充电？充电回路是哪一条回路？何时充电？充电回路是哪一条回路？何时充电？充电回路是哪一条回路？何时充电？充电回路是哪一条回路？何时放电？放电回路是哪一条回路？何时放电？放电回路是哪一条回路？何时放电？放电回路是哪一条回路？何时放电？放电回路是哪一条回路？ 充放电时间常数分别等于什么？充放电时间常数分别等于什么？充放电时间常数分别等于什么？充放电时间常数分别等于什么？1=(R1+R2)C2=R2C （3）计算时间参数：）计算时间参数：充电期间充电期间T1：时间常数：时间常数=(R1+R2)CvC(0)1/3 VCC，vC()VCC，vC(th)2/3 VCC vCtVOH vOtVOLT1T2T（2）充放电波形：）充放电波形： 放电期间放电期间T2：=R2C ，vC(0)2/3 VCC，vC()0，vC(th)1/3 VCC （3）计算时间参数：）计算时间参数：问题：问题：问题：问题：占空比占空比占空比占空比= =？如何使占空比可调？如何使占空比可调？如何使占空比可调？如何使占空比可调？P496P496 vCtVOH vOtVOLT1T2T （1 1）稳态时）稳态时）稳态时）稳态时v vI I1, 1, v vOO0 0，v vC C0 0若稳态时若稳态时vO=1，则，则TD断开，断开，VCC通过通过R对对C充电，充电，当充到当充到vI1=vC= 2/3 VCC时，时，vO=0，此后，此后，TD导导通，通，vC通过通过TD放电，使放电，使vC=0。（2 2）稳态时）稳态时）稳态时）稳态时v vI I0 0由此确定触发由此确定触发脉冲类型为脉冲类型为四、用四、用555555组成单稳态触发器组成单稳态触发器？（1）稳态时）稳态时vI1, vO0，vC0（3）计算脉冲宽度：）计算脉冲宽度： vC(0)0 ，vC()VCC，vC(th)2/3 VCC（2）波形：）波形：问题：问题：问题：问题：对触发脉冲宽对触发脉冲宽对触发脉冲宽对触发脉冲宽度有何要求？度有何要求？度有何要求？度有何要求？四、用四、用555555组成单稳态触发器组成单稳态触发器1、脉冲波形的基本概念；、脉冲波形的基本概念；2、施密特触发器、单稳态触发器、多谐振荡器的特点、施密特触发器、单稳态触发器、多谐振荡器的特点、类型及应用；类型及应用；3、施密特触发器、单稳态触发器、多谐振荡器、施密特触发器、单稳态触发器、多谐振荡器典型电路典型电路典型电路典型电路的工作原理及分析；的工作原理及分析；的工作原理及分析；的工作原理及分析；4、555定时器的基本结构，组成定时器的基本结构，组成施密特触发器、多谐振施密特触发器、多谐振施密特触发器、多谐振施密特触发器、多谐振荡器荡器荡器荡器、单稳态触发器的、单稳态触发器的应用电路的分析应用电路的分析应用电路的分析应用电路的分析。本章小结本章小结作业：作业：10.19，10.23， 10.24课堂：课堂：10.25，10.26下次讲：下次讲：第十一章第十一章11.1概述概述11.2D/A转换器（转换器（DAC）11.3A/D转换器（转换器（ADC）学习要点：学习要点： 掌握数模和模数转换的有关概念；掌握数模和模数转换的有关概念； 掌握几种典型数模和模数转换电路的电路结构及掌握几种典型数模和模数转换电路的电路结构及 工作原理工作原理; 掌握数模和模数转换器的性能指标。掌握数模和模数转换器的性能指标。 第十一章第十一章 数模和模数转换（两次课）数模和模数转换（两次课）传感器传感器放大器放大器A/D转换转换微型计算机微型计算机控制控制对象对象D/A转换转换温温度度时间时间！精度！精度！精度！精度！速度！速度！速度！速度电加热炉电加热炉热电偶热电偶执行机构执行机构11.1概述概述11.1概述概述一、定义一、定义将模拟量转换为数字量的电路称为模数转换器，将模拟量转换为数字量的电路称为模数转换器，简称简称A/D转换器或转换器或ADC；将数字量转换为模拟量的电路称为数模转换器，将数字量转换为模拟量的电路称为数模转换器，简称简称D/A转换器或转换器或DAC。ADC和和DAC是沟通模拟电路和数字电路的桥梁，是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。也可称之为两者之间的接口。二、性能指标二、性能指标转换精度转换精度和和转换速度转换速度是衡量是衡量ADC和和DAC转换性能转换性能的主要指标的主要指标 将输入的将输入的每一位二进制代码按其权的大小转换成相应每一位二进制代码按其权的大小转换成相应的模拟量的模拟量，然后将代表各位的模拟量相加，所得的总模拟量，然后将代表各位的模拟量相加，所得的总模拟量就与数字量成正比，这样便实现了从数字量到模拟量的转换。就与数字量成正比，这样便实现了从数字量到模拟量的转换。一、一、DAC的转换原理的转换原理11.2D/A转换器转换器一、一、DAC的转换原理的转换原理 二、二、DAC方框图及分类方框图及分类 三、典型三、典型DAC电路的结构及工作原理电路的结构及工作原理 四、四、DAC的主要性能指标的主要性能指标二、二、n位位DAC方框图及分类方框图及分类1、方框图方框图:锁存锁存器器n位模位模拟开关拟开关电阻电阻解码解码网络网络求和求和电路电路模拟模拟量输量输出出n位位数字数字输入输入工作过程工作过程: :数字量以串行或并行方式输入并存入锁存器中；数字量以串行或并行方式输入并存入锁存器中；锁存器输出的每位数码驱动对应数位上的电子开关锁存器输出的每位数码驱动对应数位上的电子开关,并通过并通过电阻解码网络获得相应数位权值；电阻解码网络获得相应数位权值；将各位权值送入求和电路相加将各位权值送入求和电路相加,即得到与数字量呈正比的模即得到与数字量呈正比的模拟量。拟量。 多为运放构多为运放构成的比例求成的比例求和电路和电路 数码寄存器数码寄存器2、DAC的类型的类型权电阻型权电阻型DAC；梯形（梯形（T型）电阻网络型）电阻网络DAC；倒梯形（倒梯形（T型）电阻网络型）电阻网络DAC；权电流型权电流型DAC；具有双极性输出的具有双极性输出的DAC。按电阻解码网络的不同，常见的按电阻解码网络的不同，常见的DAC主要有如下类型：主要有如下类型：按模拟电子开关电路的不同，常见的按模拟电子开关电路的不同，常见的DAC主要有如下类型：主要有如下类型：CMOS开关型；开关型； 双极型开关型；双极型开关型； 速度较慢速度较慢 速度较快速度较快三、典型三、典型DAC电路的结构及工作原理电路的结构及工作原理1、 倒倒T型电阻网络型电阻网络DAC输入数字量输入数字量电流值电流值=？计算倒计算倒T型电阻网络支路电流的等效电路型电阻网络支路电流的等效电路分分别别从从虚虚线线A、B、C、D处处向向左左看看的的二二端端网网络络等等效效电电阻阻都是都是R。不不论论模模拟拟开开关关接接到到运运算算放放大大器器的的反反相相输输入入端端（虚虚地地）还还是是接接到到地地，也也就就是是不不论论输输入入数数字字信信号号是是1还还是是0，各各支支路路的的电流不变。电流不变。RRRR2、权电流型权电流型DAC（克服模拟开关引起的误差）克服模拟开关引起的误差）v v0 0正比于输入数字量正比于输入数字量正比于输入数字量正比于输入数字量3、具有双极性输出的、具有双极性输出的DAC当输入数字量有当输入数字量有极性时，希望输出的模拟电压也对应为极性时，希望输出的模拟电压也对应为。（1 1）原理）原理例：输入为例：输入为3 3位二进制补码。最高位为符号位，正数为位二进制补码。最高位为符号位，正数为0 0，负数为负数为1 1补码输入补码输入对应的对应的十进制十进制要求的要求的输出输出D2D1D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4V绝对值输入绝对值输入对应的对应的输出输出偏移后偏移后的输出的输出D2D1D0111+7V+3V110+6V+2V101+5V+1V100+4V0V011+3V-1V010+2V-2V001+1V-3V0000V-4V补码输入补码输入对应的对应的十进制十进制要求的要求的输出输出D2D1D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4V* *将符号位反相后接至高位输入将符号位反相后接至高位输入* *将输出偏移使输入为将输出偏移使输入为100100时，输出为时，输出为0 01(2)、电路实现、电路实现实现双极性输出的方法：实现双极性输出的方法：*将符号位反相后接至高位输入将符号位反相后接至高位输入*加输出偏移电流使输入为加输出偏移电流使输入为100时，输出为时，输出为0四、四、DAC的主要性能指标（转换精度和转换速度的主要性能指标（转换精度和转换速度)（1）分辨率）分辨率 用输入二进制数的有效位数表示。用输入二进制数的有效位数表示。（例例：分分辨辨率率为为n位位的的D/A转转换换器器，输输出出电电压压能能区区分分从从00000 0到到11111 1全全部部2n个个不不同同的的输输入入二二进进制制代代码码状状态态，能能给给出出2n个个不不同同等等级级的输出模拟电压。的输出模拟电压。)1、转换精度转换精度分辨率：分辨率：转换误差：转换误差：表示表示DAC对输入微小量变化的对输入微小量变化的敏感程度敏感程度表示实际的表示实际的D/A转换特性和理想转换特性和理想的转换特性之间的最大偏差的转换特性之间的最大偏差用用D/A转换器的转换器的最小输出电压最小输出电压与与最大输出电压最大输出电压的比值来表示。的比值来表示。例例:10位位D/A转换器的分辨率为：转换器的分辨率为： LSB=1，其余位全为，其余位全为0 各位均为各位均为1（2）转换误差：）转换误差：有各种因素引起：有各种因素引起：VREF波动波动比例系数误差比例系数误差vo1；运放零点漂移运放零点漂移漂移误差漂移误差vo2；模拟开关导通内阻和导通压降不为模拟开关导通内阻和导通压降不为非线形误差非线形误差vo3；电阻、三极管等不对称电阻、三极管等不对称非线形误差非线形误差vo4；|vo|=|vo1|+|vo2|+|vo3|+|vo4|用最低有效位的倍数表示；用最低有效位的倍数表示；（例：（例：1LS B，指输出模拟电压与理想值之间的绝对误差小于等于，指输出模拟电压与理想值之间的绝对误差小于等于当输入为当输入为001时的输出电压）时的输出电压）用输出电压满刻度用输出电压满刻度FSR的百分数表示。的百分数表示。为了获得高精度的为了获得高精度的为了获得高精度的为了获得高精度的D/AD/A转换器转换器转换器转换器, , , ,单纯依靠选用高分辨率的单纯依靠选用高分辨率的单纯依靠选用高分辨率的单纯依靠选用高分辨率的DACDAC器器器器件是不够的，还必须有高稳定度的的参考电压件是不够的，还必须有高稳定度的的参考电压件是不够的，还必须有高稳定度的的参考电压件是不够的，还必须有高稳定度的的参考电压V VREFREF和低漂移的运和低漂移的运和低漂移的运和低漂移的运算放大器与之配合使用，才能获得较高的转换精度。算放大器与之配合使用，才能获得较高的转换精度。算放大器与之配合使用，才能获得较高的转换精度。算放大器与之配合使用，才能获得较高的转换精度。指输出模拟电压的实际值与理想值之差。指输出模拟电压的实际值与理想值之差。2、转换速度：用输出建立时间转换速度：用输出建立时间tset表示表示从从输输入入数数字字量量发发生生突突变变起起，到到输输出出电电压压或或电电流流进进入入与与稳稳态态值值相相差差LSB范范围围以以内内所所需需要要的的时时间间，称称为为输输输输出出出出建建建建立立立立时间。时间。时间。时间。1LSB1、数模转换和模数转换的基本概念；、数模转换和模数转换的基本概念；2、典型、典型DAC电路的转换原理及分析；电路的转换原理及分析；3、DAC的性能指标。的性能指标。小结小结下次讲：下次讲：11.31、数模转换和模数转换的基本概念；、数模转换和模数转换的基本概念；2、典型、典型DAC电路的转换原理及分析；电路的转换原理及分析；3、DAC的性能指标。的性能指标。复习复习一、一、A/D转换器的基本概念转换器的基本概念二、典型二、典型ADC电路电路1、并行比较型、并行比较型A/D转换器转换器2、逐次比较型逐次比较型A/D转换器转换器3、双积分式双积分式A/D转换器转换器三、三、A/D转换器的主要技术指标转换器的主要技术指标9-3A/D转换器转换器一、 A/D转换器的基本概念转换器的基本概念将模拟电压成正比地转换成对应的数字量。将模拟电压成正比地转换成对应的数字量。1、 A/D功能功能:输入模拟电压输入模拟电压ADCDnD0输出数字量输出数字量A/D转转换换器器要要将将时时间间上上连连续续，幅幅值值也也连连续续的的模模拟拟量量转转换换为为时时间间上上离离散散，幅幅值值也也离离散散的的数数字字信信号号，它它一一般般要要包包括括采采样样，保持，量化保持，量化及及编码编码4个过程个过程。(详细内容详细内容P525-P528)2、 A/D转换过程转换过程:3、 A/D转换器分类转换器分类（一）（一）直接直接直接直接ADCADC：把输入的模拟电压直接转换为输出的数把输入的模拟电压直接转换为输出的数字量，而不需要经过中间变量；字量，而不需要经过中间变量；（1）并联比较型）并联比较型ADC（2）反馈比较型反馈比较型ADC 计数型计数型ADC逐次渐近型逐次渐近型ADC（逐次比较型）（逐次比较型）（二）二）间接间接间接间接ADCADC：把输入的模拟电压先转换为某中间变把输入的模拟电压先转换为某中间变量，然后再转换为数字量量，然后再转换为数字量（1）V-T型（双积分型）型（双积分型）（2）V-F型型（一）并联比较型（一）并联比较型量化二、二、典型典型ADC电路介绍电路介绍输入量化 编码111110101100011010001000(二二)反馈比较型反馈比较型ADC（1 1）取一个数字量加到）取一个数字量加到D/A转换器上，则得到一个对应的输转换器上，则得到一个对应的输出模拟电压。出模拟电压。（2 2） 将得到的模拟电压和要转换的模拟电压比较，若二者不将得到的模拟电压和要转换的模拟电压比较，若二者不相等，则调整所加的数字量，直到两个模拟电压最接近为止。相等，则调整所加的数字量，直到两个模拟电压最接近为止。（3 3）最后所取得数字量即为所求的转换结果。）最后所取得数字量即为所求的转换结果。思路：思路：1、计数型、计数型ADC：实现方法：实现方法：实现方法：实现方法：所取数字量从所取数字量从00000开始，然后逐次加开始，然后逐次加1，直，直到对应的模拟输出电压最接近要转换的输入模拟电压。到对应的模拟输出电压最接近要转换的输入模拟电压。缺点：缺点：缺点：缺点：转换速度太慢，当输出为转换速度太慢，当输出为n位二进制数时，最长转换位二进制数时，最长转换时间为时间为2n-1倍的时钟信号周期。倍的时钟信号周期。如何提高转换速度？如何提高转换速度？如何提高转换速度？如何提高转换速度？2、 逐次渐近（逼近）型逐次渐近（逼近）型A/D转换器转换器逐次逼近转换过程与用天平称物重非常相似逐次逼近转换过程与用天平称物重非常相似 。所加砝码重所加砝码重量量第一次第一次第二次第二次第三次第三次第四次第四次再加再加4克克再加再加2克克再加再加1克克8 克克砝码总重砝码总重 待测重量待测重量Wx ，8克砝码保留克砝码保留砝码总重仍砝码总重仍 待测重量待测重量Wx ， 2克砝码撤除克砝码撤除砝码总重砝码总重 待测重量待测重量Wx ， 1克砝码保留克砝码保留 结果结果8 克克12 克克12 克克13 克克 （）（） 转换原理转换原理所用砝码重量：所用砝码重量：8克、克、4克、克、2克和克和1克。克。设待秤重量设待秤重量Wx = 13克。克。称重过程称重过程（二）转换过程（二）转换过程转换开始前先将所转换开始前先将所有寄存器清零。开有寄存器清零。开始转换以后，时钟始转换以后，时钟脉冲首先将寄存器脉冲首先将寄存器最高位置成最高位置成1，使，使输出数字为输出数字为1000。这个数码被这个数码被DAC转转换成相应的模拟电换成相应的模拟电压压vo ，与，与vi 进行比进行比较。若较。若vi vo ,说明说明数字过大，故将数字过大，故将1清清除，换为除，换为0；若；若vi vo，说明数字不够大，说明数字不够大，将将1保留。保留。然后，再将次高位置成然后，再将次高位置成1，并经过比较确，并经过比较确定这个定这个1是否应该保留。这样逐位比较下是否应该保留。这样逐位比较下去，一直到最低位为止。最后寄存器中去，一直到最低位为止。最后寄存器中的状态就是所要求的数字量输出。的状态就是所要求的数字量输出。1 0 0 0 0（三）转换器实例（三）转换器实例数码寄存器中数码寄存器中FFAFFC的转换过程的转换过程000100110010Vi Vo111101Vi VoVi Vo011001Vi VoVi Vo1111101011000110100010001CLK2CLKVi Vo3CLK5CLK4CLK转换时间：转换时间：(n+2)TC1 1、 转换原理：转换原理：转换原理：转换原理：先将先将V转换成与之成正比的时间宽度信号，然转换成与之成正比的时间宽度信号，然后在这个时间内用固定频率脉冲计数，计数的结果即为正比于后在这个时间内用固定频率脉冲计数，计数的结果即为正比于输入模拟电压的数字信号。输入模拟电压的数字信号。（三）双积分型三）双积分型ADC（V-T变换型）变换型）转换前，转换前，vL=0，先将先将计数器清零，接通开计数器清零，接通开关关S0，电容电容C完全放完全放电。电。2 2、 转换过程转换过程转换过程转换过程vL=1开始转换：开始转换： （1）S0断开，断开，S1合到合到vI一一侧，积分器对侧，积分器对vI 进行固定进行固定时间时间T1的积分的积分2、 转换过程转换过程（2） S1合到合到VREF一侧，一侧，积分器反向积分，直到积分器反向积分，直到vO=0，积分时间为积分时间为T2， T2所包含所包含的时钟个数即为输出数字量的时钟个数即为输出数字量。3、 转换波形转换波形4 4、双积分型、双积分型、双积分型、双积分型A/DA/D转换器的优缺点转换器的优缺点转换器的优缺点转换器的优缺点优点：优点：由于转换结果与积分时间常数由于转换结果与积分时间常数RC无关，从而消除了无关，从而消除了积分非线性带来的误差，且性能稳定。积分非线性带来的误差，且性能稳定。由于双积分由于双积分A/D转换器在转换器在T1时间内获的是输入电压的平时间内获的是输入电压的平均值（输入端有积分器），因此具有很强的抗工频干扰的均值（输入端有积分器），因此具有很强的抗工频干扰的能力。能力。 (3)(3)不需要稳定的时钟源，只要时钟源在一个转换周期时间不需要稳定的时钟源，只要时钟源在一个转换周期时间（T1+T2）内保持稳定即可。内保持稳定即可。缺点：缺点：转换速度慢，每完成一次转换时间应取在转换速度慢，每完成一次转换时间应取在 2T1=2n+1TC以上。以上。转换精度转换精度 三、三、A/D转换器的主要技术指标转换器的主要技术指标 A/D转换器的转换精度是用转换器的转换精度是用分辨率分辨率分辨率分辨率和和转换误差转换误差转换误差转换误差来描述的。来描述的。 分辨率分辨率分辨率分辨率: : : : 说明说明A/D转换器对输入信号的分辨能力。通常以输出转换器对输入信号的分辨能力。通常以输出二进制二进制( (或十进制或十进制) )数的位数表示。数的位数表示。 转换误差：转换误差：转换误差：转换误差： 表示表示A/DA/D转换器实际输出的数字量和理论上的输出转换器实际输出的数字量和理论上的输出数字量之间的差别。通常以输出误差的最大值形数字量之间的差别。通常以输出误差的最大值形式给出，常用最低有效位的倍数表示。式给出，常用最低有效位的倍数表示。 例：输入模拟电压的变化范围为例：输入模拟电压的变化范围为05V，输出输出8位二进制数可以位二进制数可以分辨的最小模拟电压为分辨的最小模拟电压为5V2820mV；而输出而输出12位二进制数可位二进制数可以分辨的最小模拟电压为以分辨的最小模拟电压为5V2121.22mV例：一例：一ADC的转换误差小于的转换误差小于LSB，表明实际输出的数字量和表明实际输出的数字量和理论上应得到的数字量之间的误差小于最低有效位的半个字。理论上应得到的数字量之间的误差小于最低有效位的半个字。转换时间转换时间 指指A/D转换器从转换控制信号到来开始，到输出端得到转换器从转换控制信号到来开始，到输出端得到稳定的数字信号所经过的时间。稳定的数字信号所经过的时间。A/D转换器的转换时间与转换器的转换时间与转换电路的类型有关。转换电路的类型有关。并行比较并行比较A/D转换器的转换速度最高转换器的转换速度最高 ,（称为快闪（称为快闪ADC,即即Flash ADC）逐次比较型逐次比较型A/D转换器次之转换器次之 ,（n+2)TCP间接间接A/D转换器转换器(如双积分如双积分A/D)的速度最慢。（最大的速度最慢。（最大2n+1TCP） 并联比较型并联比较型A/D转换器转换器(8位位) 逐次比较型逐次比较型A/D转换器转换器 间接间接A/D转换器转换器10100 s50ns10ms1000ms1、掌握数模和模数转换的有关概念：掌握数模和模数转换的有关概念：DAC和和ADC的定义、性能指标；的定义、性能指标；ADC的组成等。的组成等。2、掌握几种典型数模和模数转换电路的电路结构掌握几种典型数模和模数转换电路的电路结构 及工作原理及工作原理; ; 倒梯形（倒梯形（T型）电阻网络型）电阻网络DAC，权电流型，权电流型DAC； 逐次渐近型逐次渐近型ADC（逐次比较型），双积分（逐次比较型），双积分ADC。3、掌握数模和模数转换器的性能指标。掌握数模和模数转换器的性能指标。 本章小结本章小结