资源预览内容
第1页 / 共26页
第2页 / 共26页
第3页 / 共26页
第4页 / 共26页
第5页 / 共26页
第6页 / 共26页
第7页 / 共26页
第8页 / 共26页
第9页 / 共26页
第10页 / 共26页
亲,该文档总共26页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
初始(chsh)材料标准双极集成电路采用轻掺杂的(111111)晶向P P型衬底制造。晶圆的切割通常偏离轴线一定的角度,这样可使N N型埋层(NBLNBL)阴影失真最小化, (111111)晶向硅有助于抑制(yzh)(yzh)标准双极工艺固有的寄生PMOSPMOS管。衬底的电阻率决定芯片的击穿电压。第1页/共25页第一页,共26页。N型埋层(一次光刻)第一步是在晶片上生长一层薄氧化层,使用NBL掩膜版在甩上光刻胶的氧化层上光刻。氧化刻蚀在硅表面刻出窗口后,用离子注入或热淀积法使N型杂质进入晶片。通常用含砷(As)或锑(Sb)的杂质形成N型埋层,这是因为这些元素的扩散系数低,从而抑制了后续(hux)工艺中出现向上扩散的现象第2页/共25页第二页,共26页。N型埋层第3页/共25页第三页,共26页。外延(wiyn)生长在生长轻掺杂N型外延层值前要先去除晶片上的氧化层。外延时,表面不连续性将沿着45的角度向上传递。外延生长结束时,由于(yuy)硅片晶向等原因,NBL阴影将横向平移长约外延层厚度的距离。设计参数包括外延层厚度和外延层电阻率,对于模拟电路来说希望第4页/共25页第四页,共26页。外延(wiyn)生长第5页/共25页第五页,共26页。隔离(gl)扩散(二次光刻)在集成电路中,P型衬底接最负电位,以使隔离结处于反偏,达到各岛间电绝缘的目的。隔离方法有:反偏PN结隔离、介质隔离、PN结-介质混合隔离等。各种隔离方法均有其优缺点。其中,PN结隔离工艺简单,是最常用的隔离方法。再次氧化(ynghu)晶片,在表面涂光刻胶,使用隔离掩膜版刻出图形。淀积高浓度硼后,经高温推结使隔离扩散在外延层中部分向下移动,在硅衬底上形成孤立的外延层岛,实现各元件间的电绝缘。第6页/共25页第六页,共26页。隔离(gl)扩散第7页/共25页第七页,共26页。基区注入(zhr)(三次光刻)决定NPN管的基区及扩散电阻的图形离子注入可精确控制(kngzh)基区掺杂,接下来退火修复注入损伤并确定基区结深,充分减小接触电阻。第8页/共25页第八页,共26页。基区注入(zhr)第9页/共25页第九页,共26页。发射区扩散(kusn)(四次光刻)晶片再次(zic)涂光刻胶并用发射区掩膜版刻出图形,然后在要形成NPN管发射区和要制作N型外延层或深N+扩散欧姆接触的区域刻蚀氧化层露出硅表面,极高浓度的磷形成发射区。第10页/共25页第十页,共26页。发射区扩散(kusn)第11页/共25页第十一页,共26页。蒸铝、反刻铝和覆盖(fgi)保护层(第五次光刻)第12页/共25页第十二页,共26页。金属化连线(linxin)光刻(第6次光刻)第13页/共25页第十三页,共26页。纵向(znxin)NPN晶体管结构剖面图第14页/共25页第十四页,共26页。钝化、开压焊孔、引线(ynxin)压焊、封装及测试采用等离子增强化学汽相淀(PECVD)Si3N4钝化膜,一般(ybn)淀积温度300。第7次光刻(开压焊孔)引线压焊、封装及测试。第15页/共25页第十五页,共26页。总结从上述芯片制造工艺过程可以看到,共进行了7次光刻,需要7块掩膜版。典型的集成电路制造工艺需要1520块不同的掩膜版,某些BiCOMS工艺更需要28块掩膜版。此外,还要涉及(shj)到氧化、外延、离子注入或扩散、化学汽相淀积、金属化和钝化等工艺。掌握了这些工艺技术,就掌握了制造集成电路的基本技术。第16页/共25页第十六页,共26页。纵向(znxin)NPN晶体管第17页/共25页第十七页,共26页。纵向(znxin)NPN晶体管(实物图)第18页/共25页第十八页,共26页。衬底垂直(chuzh)PNP晶体管(SubstrateVerticalPNPtransistor)第19页/共25页第十九页,共26页。横向(hnxin)NPN晶体管(lateralPNPtransistor)第20页/共25页第二十页,共26页。横向(hnxin)NPN晶体管(实物图)第21页/共25页第二十一页,共26页。基区电阻(dinz)(baseresistor)第22页/共25页第二十二页,共26页。发射极电阻(dinz)(emitterresistor)第23页/共25页第二十三页,共26页。利用(lyng)PN结实现电容(PNjunctioncapacitor)第24页/共25页第二十四页,共26页。感谢您的观看(gunkn)!第25页/共25页第二十五页,共26页。内容(nirng)总结 初始材料。第一步是在晶片上生长一层薄氧化层,使用NBL掩膜版在甩上光刻胶的氧化层上光刻。设计参数包括外延层厚度和外延层电阻率,对于模拟电路来说希望。第7页/共25页。 蒸铝、反刻铝和覆盖保护层(第五次光刻)。 金属化连线光刻(第6次光刻)。从上述(shngsh)芯片制造工艺过程可以看到,共进行了7次光刻,需要7块掩膜版。掌握了这些工艺技术,就掌握了制造集成电路的基本技术。第24页/共25页。感谢您的观看第二十六页,共26页。
收藏 下载该资源
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号