1复复 习习微机由哪些硬件组成？微机由哪些硬件组成？存存储储器器I/OI/O接接口口输输入入设设备备I/OI/O接接口口地址总线地址总线 ABAB输输出出设设备备CPU数据总线数据总线DBDB控制总线控制总线 CBCBI/OI/O接接口口2复复 习习内存单元的地址和内容内存单元的地址和内容数据在内存中的存储方式数据在内存中的存储方式 6 B5 A3 41 2 5AA00H内存地址内存地址5AA01H5AA02H5AA03H内存单元内存单元地址地址5AA00H的双字？的双字？地址地址5AA00H的字？的字？地址地址5AA00H的字节？的字节？字数据字数据1234H的的地址是？地址是？字节数据字节数据5AH的的地址是？地址是？3复复 习习指令的一般执行过程：指令的一般执行过程：取指令取指令 指令译码指令译码 读取操作数读取操作数 执行指令执行指令 存放结果存放结果4第2章 8088微处理器微机原理微机原理5掌握掌握8088CPU的内部结构和特点；的内部结构和特点；了解了解8088CPU外部引线及功能外部引线及功能；掌握各内部寄存器的功能；掌握各内部寄存器的功能；掌握掌握80888088的存储器组织；的存储器组织；了解了解8088的工作时序的工作时序。本章主要内容6串行工作方式：串行工作方式：l80888088以前的以前的CPUCPU采用串行工作方式：采用串行工作方式：1）CPU执行指令时总线处于空闲状态执行指令时总线处于空闲状态2）CPU访问存储器访问存储器(存取数据或指令存取数据或指令)时要等待总线操作的完成时要等待总线操作的完成缺点：缺点：CPU无法全速运行无法全速运行解决：总线空闲时预取指令，使解决：总线空闲时预取指令，使CPU需要指令时能立刻得到需要指令时能立刻得到取指取指令令1执行执行1取操取操作数作数2执行执行2CPU总线总线忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌存结存结果果1取指令取指令2空闲空闲空闲空闲2.0 微处理器的工作方式微处理器的工作方式7并行工作方式：并行工作方式：流水线流水线l8088CPU采用并行工作方式采用并行工作方式取指令取指令2 取操作数取操作数BIU存结果存结果1 取指令取指令3 取操作数取操作数 取指令取指令4执行指令执行指令1执行执行 2执行执行3 EU总线总线忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌82.1 概述8088、8086基本类似基本类似16位位CPU、地址总线（、地址总线（AB）宽度）宽度20位位差别：差别：指令队列：指令队列：8088为为4字节，字节，8086为为6字节字节数据总线：数据总线：8088有有8根，根，8086有有16根根8088为准为准16位位CPU:与当时已有的与当时已有的8 8位外设接口位外设接口芯片兼容芯片兼容本课程主要介绍本课程主要介绍8088（IBM PC采用）采用）98088/86 CPU的特点采用并行流水线工作方式采用并行流水线工作方式对内存空间实行分段管理对内存空间实行分段管理支持多处理器系统支持多处理器系统片内无浮点运算部件，浮点运算由数学片内无浮点运算部件，浮点运算由数学协处理器协处理器8087支持（也可用软件模拟）支持（也可用软件模拟） 注：注：80486DX以后的以后的CPU均将数学协处理器作为标准部件均将数学协处理器作为标准部件集成到集成到CPU内部内部102.2 8088的内部结构的内部结构执行单元（执行单元（ Execute Unit ）总线接口单元总线接口单元 （ Bus Interface Unit ）80888088的内部结构的内部结构1 2 3 4 内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外外部部总总线线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器寄存器地址地址加法加法器器指令队列缓冲器指令队列缓冲器执行部件执行部件(EU)总线接口部件总线接口部件(BIU)16位位20位位16位位8位位12总线接口单元BIU功能：功能：从内存中取指令送入指令队列从内存中取指令送入指令队列负责与内存或负责与内存或I/OI/O接口之间的数据传送接口之间的数据传送4个段寄存器个段寄存器(CS,DS,SS,ES)1个指令指针寄存器个指令指针寄存器(IP)20位地址加法器（位地址加法器（ ）4字节指令队列字节指令队列BIU部分控制电路部分控制电路l组成组成13执行单元EU功能功能: 执行指令执行指令 从指令队列中取指令代码从指令队列中取指令代码 译码译码 在在ALU中完成数据的运算中完成数据的运算 运算结果运算结果 的特征保存在标志寄存器的特征保存在标志寄存器FLAGS中。中。算术逻辑单元（算术逻辑单元（ALU）8个通用寄存器个通用寄存器1个标志寄存器个标志寄存器(PSW)EU部分控制电路部分控制电路l组成组成8088的内部结构的内部结构1 2 3 4 内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外外部部总总线线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器寄存器地址地址加法加法器器指令队列指令队列执行部件执行部件 (EU)总线接口部件总线接口部件 (BIU)16位位20位位16位位8位位 BIU 功能功能：负责与内负责与内存、存、I/O 端口传送数端口传送数据据。从内存取指令送到指从内存取指令送到指令队列；令队列；CPUCPU执行指令时，要执行指令时，要配合执行部件从指定配合执行部件从指定的内存单元或者端口的内存单元或者端口中取数据，将数据传中取数据，将数据传送给送给EUEU；把把EU的操作结果存储的操作结果存储到指定的到指定的内存内存或或I/O口。口。1 2 3 4 内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外外部部总总线线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器寄存器地址地址加法加法器器指令队列指令队列执行部件执行部件 (EU)总线接口部件总线接口部件 （BIU)16位位20位位16位位8位位8088的内部结构的内部结构执行部件执行部件 (EU) 功能：负责指令执行。功能：负责指令执行。组成：组成：4个通用寄存器：个通用寄存器：AX、BX、 CX、DX4个专用寄存器：个专用寄存器：BP、SP、 SI、DI1个标志寄存器个标志寄存器算术逻辑单元：算术逻辑单元：16 位加法器位加法器 执行部件控制系统：执行部件控制系统： 接收从总线接口单元的指接收从总线接口单元的指令队列中取来的指令代码，译令队列中取来的指令代码，译码和向码和向 EU 内各有关部分发出内各有关部分发出时序命令信号，协调执行指令时序命令信号，协调执行指令规定的操作。规定的操作。16 指令队列指令队列8086 的为的为6个字节个字节,8088 的为的为4个字节。个字节。 BIU 具有预取指令的功能，是一种先进先出（具有预取指令的功能，是一种先进先出（FIFO）的数据结）的数据结构。不论是构。不论是8086还是还是8088都会在执行指令的同时从内存中取下一都会在执行指令的同时从内存中取下一条或几条指令，取来的指令放在指令队列中条或几条指令，取来的指令放在指令队列中. 指令执行顺序指令执行顺序 顺序指令执行：指令队列存放紧接在执行指令后面的那一条指顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令。令。 执行转移指令：执行转移指令： BIU 清除指令队列中的内容，从新的地址取清除指令队列中的内容，从新的地址取入指令，立即送往执行单元，然后再从新单元开始重新填满队列。入指令，立即送往执行单元，然后再从新单元开始重新填满队列。17DSESSSCSIP数据暂存器数据暂存器PSW标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地址址加加法法器器、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据2数据数据3、地址总线地址总线AB数据总线数据总线DB控制总线控制总线CB地地址址译译码码器器CPU 总线总线 内存内存工作原理工作原理: 取指令取指令, 执行指令执行指令18并行工作方式：并行工作方式：流水线流水线取指令取指令2 取操作数取操作数BIU存结果存结果1 取指令取指令3 取操作数取操作数 取指令取指令4执行指令执行指令1执行执行 2执行执行3 EU总线总线忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌l指令预取队列的存在使指令预取队列的存在使EU和和BIU可同时工作可同时工作lFIFO 先进先出先进先出l提高了提高了CPU的效率；的效率；l降低了对存储器存取速度的要求。降低了对存储器存取速度的要求。空闲空闲8088的内部寄存器212.3 存储器组织2.3.1 2.3.1 内存物理地址的形成内存物理地址的形成2.3.2 2.3.2 逻辑地址与物理地址逻辑地址与物理地址2.3.3 2.3.3 内存单元内容的存放及表示内存单元内容的存放及表示22l取取指指令令、存存取取数数时时，都都要要访访问问内内存存，被被访访问问内内存存单单元元的的地地址址由由CPU提供。提供。lCPU送送到到AB上上的的20位位的的地地址址，就就是是物物理理地地址。址。l8088：20根根地地址址线线，可可寻寻址址1MB，范范围围：00000H0FFFFFH。2.3.1 内存物理地址的形成DSESSSCSIP数据暂存器数据暂存器PSW标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地址址加加法法器器 AB23物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H 存储器的操作完存储器的操作完全基于物理地址。全基于物理地址。问题：问题：80888088的内部总线和内的内部总线和内部寄存器均为部寄存器均为1616位，位，如何生成如何生成2020位地址？位地址？解决：解决：存储器分段存储器分段241.存储器分段存储器分段高地址高地址低地址低地址段地址段地址段地址段地址段地址段地址段地址段地址最大最大64KB段i-1段i段i+1最小最小16B16位二进制数可表示位二进制数可表示216=65536=64K个地址个地址 范围：范围：0000H FFFFH252.物理地址的形成段地址段地址:只取段起始地址高只取段起始地址高16位值，位值，存放于段寄存存放于段寄存器（器（CS、DS、ES、SS）；）；偏移地址偏移地址:段内某内存单元物理地址相对段起始地址段内某内存单元物理地址相对段起始地址的偏移值，的偏移值，通常来自于通常来自于IP、SP、SI和和DI中。中。0 0 0 0段地址（段地址（16位）位）段首地址（段首地址（20位）位） 60002H00H12H60000H物理地址物理地址=段地址段地址16+偏移地址偏移地址物理地址物理地址=段地址段地址10H+偏移地址偏移地址段地址段地址 0 0 0 00 0 0 03 2 1 03 2 1 015 015 0偏移地址偏移地址 基址加法器基址加法器物理地址物理地址0 015150 01919.20000H20000H25F60H25F60H25F61H25F61H25F62H25F62H25F63H25F63H段地址段地址: 2000H: 2000H段内偏移地址段内偏移地址: : 5F62H5F62H逻辑地址与物理地址逻辑地址与物理地址逻逻辑辑地地址址2FFFFH2FFFFHBIU中的地址加法器用来实现逻辑地址到物理中的地址加法器用来实现逻辑地址到物理地址的变换地址的变换8088 可同时访问可同时访问4个段，个段，4个段寄存器指示了个段寄存器指示了每个段的段地址每个段的段地址16位段地址位段地址 16位段内偏移位段内偏移20位物理地址位物理地址+16位位20位位000028段寄存器段寄存器: :专门存放段地址专门存放段地址代码段寄存器代码段寄存器:CS数据段寄存器数据段寄存器:DS堆栈段寄存器堆栈段寄存器:SS附加段寄存器附加段寄存器:ES 存储器存储器8K代码代码 2K数据数据 2K堆栈堆栈02000H04800H04000H0200H0400H0480H DSESSSCSIPAB地地址址加加法法器器29 特殊的内存区域特殊的内存区域中断矢量区：中断矢量区：00000H003FFH共1K字节，用以存放256种中断类型的中断矢量，每个中断矢量占用4个字节，共2564=1024=1K启动区：启动区：FFFF0HFFFFFH共16个单元，用以存放一条无条件转移指令的代码，转移到系统的初始化部分。显示缓冲区：显示缓冲区：B0000HB0F9FH约4000（25802）字节，是单色显示器的显示缓冲区，存放文本方式下，所显示字符的ASCII码及属性码；B8000HBBF3FH约16K字节，是彩色显示器的显示缓冲区，存放图形方式下，屏幕显示象素的代码。8088/8086系统中，有些内存区域的作用是固定的，用户不能随便使用。30指令的地址固定由指令的地址固定由CSCS和和IPIP决定：决定：例：例：开机开机或或RESET后，后，( CS ) = FFFFH，( IP ) = 0。 故故8088执行的第一条指令所在内存的物理地址为：执行的第一条指令所在内存的物理地址为：PA = ( CS ) 10H + ( IP ) = FFFF H 10H + 0 = FFFF0H31例已知已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，DS段有一操作数，其偏移地址段有一操作数，其偏移地址为为0204H， 1)画出各段在内存中的分布；画出各段在内存中的分布； 2)指出各段首地址；指出各段首地址； 3)该操作数的物理地址该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解： 操作数的物理地址为：操作数的物理地址为： 250AH10H + 0204H = 252A4H地址地址252A4H = 0 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 0 1 0 0 BA19 A17 A12 A020根地址线根地址线: