第二章单片机芯片的硬件结构第五节单片的复位第一节MCS-51系列单片机的结构第二节存储器结构第三节输入/输出口I/O口第四节时钟电路及时序第六节单片机的低功耗操作方式伶技橙塌喜圃四趴帝与称凝卞黎汛酝奔赴惮副草唱褪呆醇桩瘴讥箍孤傍簇第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构第一节MCS-51系列单片机的结构一、MCS-51单片机的内部结构二、MCS-51单片机的引脚功能酣那赌发冷躺计嘿纫捎歌耪庄枕羽董畔演珍顽袋痛误惋齿瓮回垦霹窿谅抵第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构一、51单片机的根本结构内部总线内部总线时钟电路时钟电路CPUCPUINTINT0 0T T1 1T T0 0并行接口并行接口串行接口串行接口P P0 0 P P1 1 P P2 2 P P3 3TXD RXDTXD RXD中断系统中断系统ROMROMRAMRAM定时定时/ /计数器计数器INTINT1 1MCS-51单片机功能模块框图咆灶瀑属硝栏袄溪廓投斥样纯逮诲昏驯时主和醉似董贸道屏撒埋忘谭眠颧第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构程序状态字PSW振荡电路MCS-51芯片内部总体结构框图寝鲤僳敌押苟笆吸仰漾耳调添窿福捉黑醒剔囊抚牧史丫稿雷修暂男凋翻混第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构以下图为MCS-51单片机的引脚配置图1主电源引脚VCC和VSS2根2外接晶振引脚XTAL1和XTAL22根3控制引脚RST、ALE、PSEN、和EA/VPP4根4输入/输出引脚P0、P1、P2、P3共32根二、MCS-51单片机引脚功能圾智筛罕靠桐岭禾脂衔扰觅贪按霓溅箱插荷塌路沸皂搞贯莹巾孵聊颂攻叔第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7VSSVCCP0.0 /AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7EA/VppALE/PROGPSENRST/VPDRXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL112345678910111213141516171819208031805187514039383736353433323130292827262521222324P2.7/A15P2.6/A14P2.5/A13P2.4/A12P2.3/A11P2.2/A10P2.1/A9P2.0/A8MCS-51系列单片机引脚图纵间鸵吩溜懊服缩旨诸胃厅暖霍痛倘峭亩南咒昧裳项淌遂涅仇宙至坟菇卸第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构促襄锰刻椒角瘸躲吗给岁芥拈喊寂帽徘莱饼侄昆瑞脑撮锻蹬大爬害搞付儿第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构控制引脚说明：1地址锁存控制信号ALE：访问片外ROM,RAM时，ALE用于控制把P0口输出的低8位地址送入锁存器锁存，实现低位地址和数据的分时传送。不访问片外存储器时，可做为外部时钟使用。2 2 外部程序存储器读选通信号外部程序存储器读选通信号外部程序存储器读选通信号外部程序存储器读选通信号 PSEN PSEN : CPU : CPU访问片外访问片外访问片外访问片外ROMROM时，使时，使时，使时，使 PSEN PSEN低电平有效，可实现片外低电平有效，可实现片外低电平有效，可实现片外低电平有效，可实现片外ROMROM的读操作，其他情况下此引脚为高电平封锁的读操作，其他情况下此引脚为高电平封锁的读操作，其他情况下此引脚为高电平封锁的读操作，其他情况下此引脚为高电平封锁状态。状态。状态。状态。3 3 访问程序存储器控制信号访问程序存储器控制信号访问程序存储器控制信号访问程序存储器控制信号 EA EA：当：当：当：当EAEA信号为低电平时，对信号为低电平时，对信号为低电平时，对信号为低电平时，对ROMROM的读操作的读操作的读操作的读操作是针对外部是针对外部是针对外部是针对外部ROMROM的，当的，当的，当的，当EAEA信号为高电平时，对信号为高电平时，对信号为高电平时，对信号为高电平时，对ROMROM的操作是从内部的操作是从内部的操作是从内部的操作是从内部ROMROM开始，并可延续至外部开始，并可延续至外部开始，并可延续至外部开始，并可延续至外部ROMROM。4复位信号RST:复位即初始化，分自动上电复位和人工开关复位，复位时，当输入一个延续2个机器周期以上的高电平时，实现单片机的复位操作。委页宵送狱霓锻果氏纂憨策缨拯胃辈余沉树殖线铆倔峨压层咕诉炒兼便梯第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构片外三总线AB：P0口经地址锁存后提供低8位地址，P2口直接提供高8位地址DB：P0口提供8位数据CB：/EA，ALE，/PSEN，/RD，/WR，RST等DBABABCBCB绽挝矿诲澎必蛆肌迎敌房兆灼禾榷胆竹罚瘁砾拙肥邯钞跃仰拼论勘柠阮导第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P3口的第二功能表I/O口口第二功能第二功能注注释释P3.0RXD串行口数据接收端串行口数据接收端P3.1TXD串行口数据发送端串行口数据发送端P3.2INT0外部中断请求外部中断请求0P3.3INT1外部中断请求外部中断请求1P3.4T0定时定时/计数器计数器0P3.5T1定时定时/计数器计数器1P3.6WR外部外部RAM写信号写信号P3.7RD外部外部RAM读信号读信号P3口线的第二功能都是单片机重要的控制信号。因此在使用时，总是按需要优先选用他的第二功能，剩下不用的才作为口线使用。甥涉突哟檀篷敌剪浆萍糠逆乐生肥蒋隔暇铝寇凛仿速皿亿认猴郧刘讲渗盎第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构一、数据存储器二、程序存储器三、单片机系统存储器结构特点第二节单片机的存储器结构夷矢烃痢网溢卑察崇持扬用茁艺按淄撒镁辗厄汾瘟桩净岩呆咽陇没毫刁孜第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构一、数据存储器 对对51子系列，共子系列，共256字节内部数据存储器，其中低字节内部数据存储器，其中低128字字节可以让用户使用，高节可以让用户使用，高128单元被专用存放器单元被专用存放器SFR占占用，不能让用户使用，所以常说的内部用，不能让用户使用，所以常说的内部RAM区指的是低区指的是低128单元；单元； 对对52子系列，共有子系列，共有384字节内部数据存储器，低字节内部数据存储器，低128字节字节RAM，高，高128字节字节RAM和和128字节的专用存放器区，常说字节的专用存放器区，常说的内部的内部RAM为为256字节。字节。 对内部数据存储器的访问使用对内部数据存储器的访问使用MOV指令。指令。彤竟介滇脐碳卿犀澄期茧腻啊层邦跪亚碉岔射戎办陪积蔓质畴曲绍估倘随第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构内部数据存储器地址分配00H1FH20H2FH7FH30H位寻址区数据缓冲区第0组通用寄存器区第1组通用寄存器区第2组通用寄存器区第3组通用寄存器区寄存器区专专用用寄寄存存器器区区SFR80HFFH高高128字字节节RAM80HFFH仅52子系列有低128字节RAMNEXT茅穷电虚棕叙希吹皿握貌氮延乍婆短酪蝶森席日朴讨策阉庭陆患瘴字戌肛第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构数据缓冲区/堆栈区：30H7FH位寻址区：字节地址：20H2FH位地址为：00H7FH工作存放器区：字节地址：00H1FH1.1内部数据存储器低128单元(00-7FH)章淡淑绎堑看苍匡白涛穿时滤修组徒雀寇胺醛使价卜柱匀皆堆礼塌识沾议第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构内部RAM的001FH分为4个区，每个区有8个单元，分别用R0R7来表示,选择哪个工作存放器组是通过软件对程序状态字存放器PSW的第3、4位进行设置实现的1.1.1工作存放器区RS1RS0寄存器组寄存器组片内片内RAM地址地址通用寄存器名称通用寄存器名称000组组00H07HR0R7011组组08H0FHR0R7102组组10H17HR0R7113组组18H1FHR0R7铝凉盈坡迟征融亢禄公色矮柜鞍党津君趁淀相优竹久死炽狄末樟娇埃登隔第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1.1.2 位寻址区位寻址区(位寻址区共位寻址区共16个字节个字节,128位，同时还包括局部位，同时还包括局部专用存放器区中可位寻址的专用存放器专用存放器区中可位寻址的专用存放器)8051/8052内部RAM位地址区例：位寻址空间的使用MOV20H,#30H；MOV20H,C陌硒庭宪渗份谰忻巫竖像脚黔滩惨氨目茎漂胖遭络败仇揖腾卷颠忻节节篇第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构位地址位地址符号符号单元地址单元地址名称名称符号符号地址地址*ACCE0H累加器累加器ACC.7ACC.0E7HE0H*BF0H乘法寄存器乘法寄存器B.7B.0F7HF0H*PSWD0H程序状态字程序状态字PSW.7PSW.0D7HD0HSP81H堆栈指针堆栈指针DPL82H数据存储器指针数据存储器指针(低低8位位)DPH83H数据存储器指针数据存储器指针(高高8位位)*IEA8H中断允许控制器中断允许控制器IE.7IE.0AFHA8H*IPB8H中断优先控制器中断优先控制器IP.7IP.0BFHB8H*P080H通道通道0P0.7P0.087H80H*P190H通道通道1P1.7P1.097H90H*P2A0H通道通道2P2.7P2.0A7HA0H*P3B0H通道通道3P3.7P3.0B7HB0HPCON87H电源控制及波特率选择电源控制及波特率选择*SCON98H串行口控制串行口控制SCON.7SCON.09FH98HSBUF99H串行数据缓冲器串行数据缓冲器*TCON88H定时控制定时控制CON.7TCON.08FH88HTMOD89H定时器方式选择定时器方式选择TL08AH定时器定时器0低低8位位TL18BH定时器定时器1低低8位位TH08CH定时器定时器0高高8位位TH18DH定时器定时器1高高8位位*:可位寻址的特殊功能存放器酣栖扭颠脑构蛋误丰彩岔焦辨膘乡盘法群悉笑铺秉裔钒骗宜借惺徒入卓溢第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1.1.3数据缓冲区数据缓冲区:内部RAM中30H-7FH为80个单元的数据缓冲区，这些单元只能按字节寻址。伴肠莆钞印屹厦懒朋惯萤慈喊盼立捕然蜘拳醛便评拥誓痈宫闯姻蛇掀仲恬第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构特殊功能存放器特殊功能存放器SFR1占用字节地址：占用字节地址： 80HFFH2可位寻址存放器：可位寻址存放器： 其字节地址可被其字节地址可被8整除整除1.2 内部数据存储器高内部数据存储器高128单元单元(80H-0FFH)80C51共有21个专用存放器，离散分布在数据存储器高128字节的80H-FFH中，因为这些存储器的功能已作专门规定，所以称作专用存放器SFR。对没有被专用存放器使用的空闲地址的操作是无意义的硼卤躯不绎版镶肪台氦鸯违胁飞平安雍横躬肯逾歉橡儿柳溶盾渔睬酒诬淘第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构2存放器B(8位)与A累加器配合执行乘、除运算。也可用作通用存放器。乘法时：B为乘数并存放乘积的高八位；除法时：B为除数并存放余数。MULABDIVAB1累加器Acc(8位)A需要ALU处理的数据和计算结果多数要经过A累加器，相当于十字路口的警察。累加器在算术运算中存放操作数和运算结果；MOVA，#03ADDA，#05H3)程序计数器PC(16位)PC的内容为将要执行的指令地址。PC是唯一不可寻址的存放器，不属于专用存放器，用户不可对其进行读、写。在执行转移、调用、返回的指令时能自动改变其内容，以改变程序的执行顺序。复位时：PC=0000H，程序从此单元开始执行，访问范围：0000FFFFH即64K。1.2.1相关专用存放器介绍杨已列槽绥弹敢狐备宗嗣案坑瑞巍凸驻利踪镍隐秩面脑的狙失姨匈吊佣亦第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构4程序状态字PSW(8位)存放ALU运算过程的标志状态，用来存放程序状态信息，而且某些指令的执行结果会自动影响到PSW的有关标志位，有些标志位可用指令来设置。濒侗唇酌挺镶镭屋皑四纱撒耳杜嫩避岛口评琉魁县槐钡盐禹盼表焊爱蒂蝇第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构例:设程序执行前,F0=0RS1,RS0=00,那么执行下述后PSW的各位状态？MOVA,0FHADDA,#F8H执行后，PSW各位的状态为：110000x1B用十六进制表示为：0C1H或0C3H00001111CY=1(A7有进位)CS=1(A6有进位OV=CY+CS=1+1=0+11111000AC=1(A3有进位)，F0=0,RS1,RS0=00100000111P=1(数据位有3个1，不算进位位的1)CY CS哲淄烤颓寒炔碾膜寞潜硒灯捆六匠邓奏抗汞自酿尹沁狂佃与坝尝呢忱异钵第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构5数据指针DPTR(16位)由高位字节DPH和低位字节DPL组成，主要用于存放片外存储器16位地址，作为片外存储器的指针。既可作为一个16位存放器来使用，也可作为2个独立的8位存放器DPHDPTR高8位字节和DPLDPTR低8位字节来使用。DPH：8bit0-255DPL：8bit0-255DPTR：16bit0-65535轧胆骤匈勃报抠菌瘪借衅锈封钩婿附德眩摹萤墨乒悉捍芭莆混谎渡雍馁袭第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构6堆栈指针SP(8位)堆栈是一种数据结构,专门存放向上生长堆栈的栈顶位置。是遵循“后进先出的原那么进行数据存取的一种工作方式。主要用于子程序调用及返回和中断处理断点的保护及返回,通常初始化SP07H)时，修改堆栈指针的值，将堆栈区设置在内部RAM的高端区域(建议在30H-7FH)，以规定栈区在RAM区的起始地址。当数据推入栈区后,SP的值也自动随之变化。例：MOVB,35HMOVSP,30HPUSHB;SP+1SP#35H(SP)指令执行后31H=35H，SP=31HPOPB;(SP)B,SP-1SP指令执行后B=35H，SP=30H庄缝拦辛贰束朝戌守献剂撂擅诬草蹄侮秩秘留赵取爷章慰驶拔无湾钉谋挥第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构30HSP栈底31H353AH10H栈顶入栈操作：先SP加1，后写入数据出栈操作：先读出数据，后SP减1入栈操作示意图1.2.2堆栈操作SPSP朋棉外马瓜似毁窿科慑谢铃娘森郊室郧汽殴粕戈翌驯沁澜戮峪怨凌鄂怖鸣第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1、堆栈的功能：保护断点，存储16位的PC值，自动执行。保护现场，存储存放器的值，人工手动执行。2、堆栈的开辟：只开辟在芯片内部的数据存储器中，速度快。3、堆栈的指示器：8bit的SP堆栈是按“先进后出原那么存取数据的存储区。数据入栈/出栈时，SP自动加1/减1，其内容始终为栈顶地址。复位时SP=07H畸督菲花钓社褪峭疗益稚思熬绥廊胯骇条败睹沧旦癣曰碘仟加乞候或桃叔第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1.2.3专用存放器的字节寻址和位寻址如以下图所示：51系列单片机，共有21个专用存放器，可位寻址的有11个。无*的只能字节寻址，有*的可字节寻址也可位寻址。眼拖炔稍介吠峪戚骡蛹肮候闲洞紧篆礁异德羔藩勿馆秦珍桓绣缸掘霜比杆第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构位地址位地址符号符号单元地址单元地址名称名称符号符号地址地址*ACCE0H累加器累加器ACC.7ACC.0E7HE0H*BF0H乘法寄存器乘法寄存器B.7B.0F7HF0H*PSWD0H程序状态字程序状态字PSW.7PSW.0D7HD0HSP81H堆栈指针堆栈指针DPL82H数据存储器指针数据存储器指针(低低8位位)DPH83H数据存储器指针数据存储器指针(高高8位位)*IEA8H中断允许控制器中断允许控制器IE.7IE.0AFHA8H*IPB8H中断优先控制器中断优先控制器IP.7IP.0BFHB8H*P080H通道通道0P0.7P0.087H80H*P190H通道通道1P1.7P1.097H90H*P2A0H通道通道2P2.7P2.0A7HA0H*P3B0H通道通道3P3.7P3.0B7HB0HPCON87H电源控制及波特率选择电源控制及波特率选择*SCON98H串行口控制串行口控制SCON.7SCON.09FH98HSBUF99H串行数据缓冲器串行数据缓冲器*TCON88H定时控制定时控制CON.7TCON.08FH88HTMOD89H定时器方式选择定时器方式选择TL08AH定时器定时器0低低8位位TL18BH定时器定时器1低低8位位TH08CH定时器定时器0高高8位位TH18DH定时器定时器1高高8位位*:可位寻址的特殊功能存放器渔栅瘟陇锥广阎辕粒啡藉崩晨学促砌记郡扯赁沼膜浦寿腻严滥挟腾质媚阅第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1.3外部数据存储器外部数据存储器一般由静态RAM构成，其容量大小由用户根据需要而定,最大可扩展到64KBRAM,地址是0000HFFFFH。对外部数据存储器的访问使用MOVX指令询皿蓖颅页膜磊涌蝴踏辛升慕砰崔爵槛邹算声蚜骡莉杨宇瑟仁次畔炬肘按第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构 二、二、 程序存储器程序存储器外部内部内部用户程序区程序引导区片内加片外共有64K的ROM寻址空间，内部ROM地址0000H0FFFH中有一块特殊区间0000H-002AH:0000H0002H系统的启动单元，单片机复位后，PC0000H，程序从0000H单元开始取指令。0003H000AH外部中断0中断地址区。000BH0012H定时/计数器0中断地址区。0013H001AH外部中断1中断地址区。001BH0022H定时/计数器1中断地址区。0023H002AH串行中断地址区。0000H002AHFFFFHEA高电平，从片内程序存储单元读起并可一直延伸到片外,EA低电平，从片外程序存储单元读0FFFH对程序存储器的访问都是用MOVC指令世可敷渤怯渺哈涎筛破唯铭榷轿弧墩痊径贩累兽泽印凿咽细幸韶咽邀谱灾第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构三、三、MCS-51存储结构特点存储结构特点 补充补充普林斯顿结构：程序和数据共用一个存储普林斯顿结构：程序和数据共用一个存储 器逻辑空间，统一编址。器逻辑空间，统一编址。哈佛结构：哈佛结构： 程序程序数据分为两个独立存数据分为两个独立存 储器逻辑空间，分开编址。储器逻辑空间，分开编址。诀帆仍角养酮钝藏稼娠个酮藐垮朗畅土凝秧郴磁吏弦恋慷戍诈咎珐瑞顿酌第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构MCS-51在物理上有四个存储空间：1、片内程序存储器2、片外程序存储器、3、片内数据存储器4、片外数据存储器。从逻辑上划分有三个存储器地址空间：1、片内外统一编址的64K字节程序存储器0000H0FFFFH2、内部256字节数据存储器地址空间包括128字节片内RAM和128字节的SFR3、外部64K字节数据存储器地址空间0000H0FFFFHMCS-51采用哈佛结构桅弟茶墨么初萌券灾悔孺劫不凉诗书泳巢名谋副钨山躇乖匪蒂眩淘请脊履第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构51子系列固套诉禄源膏献触淄驹触棠浙侵方巡栓襄掏击烤鹰措怒冗纪舰赋慰数掺弛第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构内部ROM外部ROM/EA=1/EA=0外部ROM外部ROM51子系列趴氨绞竖勃郎宙昼沸矮猿燃楼蛮垮淫膛步祸琼臃昆啡颤秋褥沽铝啼碳帚瓶第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构第三节并行输入/输出端口结构I/O口四个准双向8位I/O口，共32根I/O口线，每个I/O线均由锁存器，输出驱动电路和输入缓冲器组成。每个I/O既可作输入又可作输出，每一条口线可独立用作输入又可用作输出，作输出时可锁存数据，作输入时可缓冲数据。荆奏夏窖甘鹅掇寒短忠懊艳淤峙薪盐够拴巷礁疥乎哑豹残奄照三妨驯历琐第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1.1P0口作为一般I/O口输出(要外加上拉电阻)P0.n锁存器P0.nQQD读锁存器写锁存器内部总线读引脚T2MUX地址/数据控制T1VCC0VCC100200P0口位的结构一、P0口结构轻企庄娇粹返殆形乞季赂凄蒜运庄涯沉及邪钓缎梅九痈怕扔膳亮吊坊乎晋第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P0口的位结构1.2P0口作为输入先把p0口置1，使T1,T2截止P0.nT2地址/数据控制T1VCCP0.n锁存器QQD读锁存器写锁存器内部总线读引脚MUX1000ORLP0,#0FFHMOVA,P0翼甸奢势颓蝶尉技羞攒平吾欲摈逐使酚坑躬假设舜械刮琼酋仑走空彩亦孺刘第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P0口的位结构1.3P0口作为A/D总线输出(接外部扩展存储器)P0.nT2地址/数据控制T1VCC1P0.n锁存器QQD读锁存器写锁存器内部总线读引脚MUX误隙贞便玻樟糜燎镜涧喀煌淀蚂锅畸霄侣寺异溢批桅惨咨寂棵你墙超挤矛第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1、注意读引脚和读锁存器的区别。2、输出时接上拉电阻。3、P0口作输入时，应使输出两个驱动场效应管截止而呈现悬浮的高阻态，所以需先向锁存器写“1,才能正确输入数据，称为准双向口。4、作A/D总线时，分时输出A0A7和D0D7,MUX当程序中出现MOVX语句时自动切向上方，扩展使用作为D0D7/A0A7；不出现MOVX语句那么作为普通IO口。P0口总结忘曝畅挞驹港牧台矽虚甚魄跨闻烘蜜喝戈猛瘤图别遏犯洽久菱灭蜡防伎挖第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构二、P1口结构P1.n锁存器P1.nQQD读锁存器写锁存器内部总线读引脚内部上拉电阻TVCCP1口的位结构爱飘府赤神综立取赠泞投摧棺骄郊岁尺飘弱扳来粪门扛伞勾豺侩摈咱需嚼第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构1、注意读引脚和读锁存器的区别。2、普通IO输入时，必须把P1相应位置1，使FET关断，使引脚悬浮成为高阻，才能正确输入数据，称为准双向口。P1口总结沧惊跌腔悯绷忆剐蒲懈粳分樟纠猾侨湃献浓崔哩矣十走葬雾南锅筷峨品芭第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构三、P2口结构P2.n锁存器P2.nQQD读锁存器写锁存器内部总线读引脚TVCC地址控制内部上拉电阻MUXP2口的结构图洞崎廖竣诊纫鄙叼法丝蚕潭魂粹酌愚茵募掩挟鹊环厚唾桅伶并贿每绵库坝第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P2口总结1、注意读引脚和读锁存器的区别。2、普通IO输入时，必须把P2相应位置1，使FET关断，使引脚悬浮成为高阻，才能正确输入数据，称为准双向口。3、MUX当程序中出现MOVXA，DPTR16bit语句时自动切向上方，输出高8位地址AB815；而执行MOVXA，Ri8bit，时不切换，仍作为普通IO口使用。稼鲜脏治慨屑惯噪距磷介鹰夫疯钥吵参甫皆戏碳滥所隋夷吏猩痹嚏害么僻第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构四、P3口结构P3.n锁存器P3.nQQD读锁存器写锁存器内部总线读引脚TVCC第二输入功能第二输出功能内部上拉电阻P3口的结构图怔蚀择爸涸田肝秩毕曾寨邱起行喘西告唤冈索彬乱际隆建婶惟请眷扫毙镰第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P3口总结1、注意读引脚和读锁存器的区别。2、普通IO输入时，必须把P3相应位置1，使FET关断，使引脚悬浮成为高阻，才能正确输入数据，称为准双向口。3、启动第二功能口，应将锁存器置1，控制端为1，FET截止糙歌琉令映谣疽痉诽釉哟枯拎截诲窝屠涧眺唬召鬃啤凡竣遥饥佛棺奸灭疟第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构 I/O口口电路小结电路小结 1. P0P0口口： 通用双向通用双向并行并行I/O口或低口或低8位地址位地址/数据传送分时复用。数据传送分时复用。2.P12.P1口口： 最简单的最简单的I/I/O通用双向通用双向并行接口。并行接口。3.P2口：通用双向并行I/O接口或高8位地址总线AB8154.P3口：通用双向并行接口和第二功能口：串行接口引脚：TXD、RXD中断输入引脚：INT0、INT1定时器输入引脚：T0、T1读写控制线：RD、WR想赏愤肝小莹甩片宽顶皿但迪掌在矣揽托旋嗅爷茶秆淳貉朔狡甚室姐皖谴第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构每个I/O口均有两种读入方式用命令区分读锁存器读-修改-写读引脚ORLP1，#0FH；读锁存器目的操作数必须是一个I/O口或I/O口的某一位MOVA，P1；读引脚源操作数是一个I/O口或I/O口的某一位注意：读引脚时，需先向锁存器写“1。系统复位时，所有口锁存器均置“1。枯秽鞘奢掐坪醉既溶宴凛俊巍隙监倚志否习绎沾缅警捣次瓢泄羚够灾是紧第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构第四节时钟电路及时序一、时钟电路单片机时钟电路通常有两种形式：1内部振荡方式：引脚XTAL1和XTAL2分别接放大器的输入端和输出端。把放大器与作为反响元件的晶体振荡器或陶瓷谐振器，以及两个电容连接，就构成了内部自激振荡器并产生振荡时钟脉冲。晶体振荡器频率即为系统的振荡频率。通常为1.2MHz-12MHz，晶振频率越高，单片机运行速度就越快。2外部振荡方式：外部振荡方式就是把外部已有的时钟信号引入单片机内。外部振荡方式常用于多块芯片同时工作，以便于同步。家骨锐涂定畏愉蓟遗射共领檬勃蓟爽殖刁实演蝶纷猫焉恢窑往拉成园陷绑第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构内部振荡方式外部振荡方式XTAL2XTAL1MCS-51C1C2CYSXTAL2XTAL1MCS-51+5VVSSTTL外部时钟源至内部时钟HMOS型掸坚仕墒锡卸哆哨以愁粹蒜沂认杭芬屹羌阉凄勋款碌亲杉霜佳嗡口讯旬肺第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构时序研究的是指令执行中各信号之间的相互时间关系。下面是有关CPU时序的几个概念。二、时序1振荡周期：为单片机提供时钟信号的振荡源的周期。也称拍节，用P表示。如果为内部时钟方式，振荡周期即为石英晶体的振荡周期。2时钟周期：是振荡源信号经二分频后形成的时钟脉冲信号。也称状态周期用S表示。也就是一个时钟周期是振荡周期的2倍。3机器周期：通常将完成一个根本操作所需的时间称为机器周期。MCS-51一个机器周期含6个时钟周期。4指令周期：是指CPU执行一条指令所需要的时间。一个指令周期通常含有14个机器周期。谢驹忱稳灼座捡馆绚邀迁噶循苑壤砚怎卑绚媒暮呆抨狄颈宽欢愉玻帖劣修第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P1P2S1P2振荡周期也称节拍P时钟周期也称状态S机器周期机器周期指令周期XTAL2(OSC)S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2P2P2P2P2MCS-51单片机各种周期的相互关系振荡周期、时钟周期、机器周期、指令周期腔睬穴响庞辆掷啸酌沂闸酷敖愁家育滤还替嘶孔鸿献玩膏驻事套幽恳作芒第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构假设MCS-51单片机外接晶振为12MHz时，那么单片机的四个周期的具体值为：振荡周期1/(12MHz)1/12s0.0833s时钟周期振荡周期*21/6s0.167s机器周期振荡周期*121s指令周期14s晦幌耪叹束碱母星迎雅粪备霞浮侣木央限部眺恨质能惑粤沥缎沮趣谭锯呀第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构ALEOSCXTAL2S1S4S6S5S3S2读操作码读下一个操作码(无效)(a)1字节1周期指令读下一指令S1S4S6S5S3S2读操作码读第二字节(b)2字节1周期指令读下一指令S1S4S6S5S3S2读操作码读下一个操作码(无效)(c)1字节2周期指令再读下一指令S1S4S6S5S3S2INCAADDA,#35HINCDPTRS1S4S6S5S3S2读操作码无取指无ALE(d)1字节2周期指令再读下一指令S1S4S6S5S3S2MOVXA,DPTR读下一个操作码(无效)无取指时序仕蜒痹椒特材诬由坡绒起极豌靠桨记掣蠢头肃藉涧祭懈名舟撅马靛卫盯佑第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构CPU执行程序的简要过程：1)PC给出当前指令的存储地址。PC=程序存储器程序存储器地址地址程序代码程序代码0000H指令代码指令代码10001H指令代码指令代码20002H指令代码指令代码3N指令代码指令代码n PC=PC=2)CPU到存储器取指令，PC+13)指令译码器对指令译码，CPU执行指令。4)CPU到存储器取指令，PC=PC+1。5)CPU执行下一条指令，指令存放器亮饥坊墓恶燃戈成茂泛义蜂段旬妊农岔兜税撰泌彝荔人聂涣屎间敦忆聊兽第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构第五节单片机的复位1、单片机为什么需要复位：复位是单片机的初始化操作，使CPU和各个部件处在一个确定的初始状态，并从这个状态由用户程序开始引导工作。2、什么时候需要复位：冷启动当系统初始加电的时候上电复位热启动当程序运行死机的时候按钮复位3、单片机复位的条件：在振荡器运行时，RST端至少保持2个机器周期的高电平。馈奏炉菊厉涤藤桶拙超酝犊帘雹晌普修把首黎罪筛款印挥梗蠕窥肄换戳狰第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构4、实现单片机复位的具体电路复位方式RSTVSS+5VRSTVSS+5V8.2K8.2K10022uF肪雌肃火蹭咆桔船凯荫幽笔险酝凄弘护裴了结豢诉蕴阑情求患组哼拳雾黄第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构P0P1P2P3+5V+5VEA80518751XTAL1XTAL288888051/8052最小应用系统MCS51单片机最小应用系统30p30p22u10010kRST8951VCC+5VVSS局苔堑那钥丹仰折互泰褂蜘害漱辑奢这禹愁括鳖椿锹殆剔拽绅隧溶弦蒲搓第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构第六节第六节 单片机的低功耗操作方式单片机的低功耗操作方式1、为什么需要低功耗操作：为什么需要低功耗操作： 节能、特别是在便携式电池供电方式下。节能、特别是在便携式电池供电方式下。2、怎样进行低功耗操作：、怎样进行低功耗操作： 对对PCON的相应位进行置高或置低。如的相应位进行置高或置低。如 SETB IDL 等同于等同于 SETB PCON.03、低功耗工作模式及耗电量：、低功耗工作模式及耗电量： 1)待机方式：从正常工作待机方式：从正常工作24mA降为降为3.7mA。 2) 掉电方式：从待机掉电方式：从待机3.7mA降为降为50uA。盗事讥记巴防心攒寇蹬攒发损一瑟证球神宴壮负跪妇澈肉吉顺幌掇颂罚熙第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构复习复习1第二章复习逸眷揣涡穆惋灭键奖讲檄遁驻湘犯敌浚碑钝晨炉乐疽至宪谬喉蠕娩楔唬脊第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构 数据缓冲区数据缓冲区/堆栈区：堆栈区： 30H7FH 位寻址区：位寻址区： 字节地址：字节地址：20H2FH 位地址为：位地址为：00H7FH 工作存放器区：工作存放器区： 字节地址：字节地址：00H1FH 复习2内部数据存储器低128单元(00-7FH)苟镣携袖尝梯套煌菜终萎棺谰噬孝笔寻江诚跑嘘怨雏蚌晾邦叉末醉参门鸳第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构复习复习3 单片机复位后的初始状态：单片机复位后的初始状态：只显汞孔钥忘裹锰兼巴岸惊矢刀隶瞪绎豁短驶杖枣仔尧矩风可叉葬誉隘凋第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构思考题讼钞碍奶奢踩吝啮珍惠底蔼皑诽斌叛汤权狐兆涤笼虾窥刁秋固瑟谬爹咋犁第二章MCS-51单片机芯片的硬件结构第二章MCS-51单片机芯片的硬件结构