第第4 4章章 8086/80888086/8088微处理微处理器器 8086/8088微处理器的结构微处理器的结构 8086/8088的引脚信号及工作模式的引脚信号及工作模式 8086/8088CPU工作模式及其系统结构工作模式及其系统结构 8086的程序访问结构的程序访问结构 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期 习题与思考题习题与思考题主要内容主要内容本章教学目的本章教学目的本本章章以以16位位微微处处理理器器8086/8088为为中中心心，讲讲解解微微处处理理器器的的内内部部结结构构、地地址址形形成成、内内部部寄寄存存器器、工工作作模模式式、总总线线时时序序、总总线线操操作等主要内容作等主要内容使使学学生生在在掌掌握握8086CPU的的基基础础上上，进进一一步步理理解解微微处处理理器器的的工工作作原原理理以以及及与与外外部部打打交交道的过程，为后面学习接口技术做准备。道的过程，为后面学习接口技术做准备。本章本章 学习要求学习要求1.掌握p掌握CPU的内部逻辑结构及外部引脚功能，存储器结构，最小工作模式及系统配置，CPU的典型操作和时序。pCPU的内部逻辑结构。pCPU的主要寄存器。标志寄存器各位的功能定义。pCPU的外部引脚类型，主要引脚功能。微机中存储器组成结构，存储器的分段，逻辑地址与物理地址概念，存储器堆栈的结构特点。pCPU与外围芯片的连接及典型配置情况，地与外围芯片的连接及典型配置情况，地址锁存器（址锁存器（8282）及双向总线收发器）及双向总线收发器（8286）、时钟发生器（）、时钟发生器（8284）的功能特）的功能特性。性。p时钟周期、总线周期及指令周期的定义，时钟周期、总线周期及指令周期的定义，CPU读、写操作时序。读、写操作时序。p8086 CPU的中断的分类、中断类型码、中的中断的分类、中断类型码、中断向量的定义、硬件中断的响应过程。断向量的定义、硬件中断的响应过程。 2.理解p最大工作模式；8286总线收发器；8282地址锁存器。 3.了解p最大工作模式的配置，最大工作模式的总线操作。 本章本章 主要外语词汇主要外语词汇BIU：Bus Interface Unit，总线接口部件，总线接口部件EU: Execution Unit，执行部件，执行部件Stack：堆栈：堆栈NMI：Non-maskable Interupt，非屏蔽中断，非屏蔽中断INTR：Interupt Request，可屏蔽中断请求，可屏蔽中断请求8086：16位位微微处处理理器器 ，16根根数数据据线线、20根根地地址址线线，可可寻址寻址1M字节；字节；8088：准准16位位微微处处理理器器 ，其其内内部部寄寄存存器器、内内部部运运算算部部件以及内部操作均按件以及内部操作均按16位设计，但对外的数据总线只有位设计，但对外的数据总线只有8条。条。4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构8086CPU功功能能结结构构总线接口部件总线接口部件BIU执行部件执行部件EU功能功能：负责与：负责与 M、I/O 端口传送数据、地址端口传送数据、地址功能：功能：从指令流队列中取指令、分析指令和执行指令从指令流队列中取指令、分析指令和执行指令8086CPU功功能能结结构构图图总总线线控控制制逻逻辑辑内部总线内部总线16位位地址加法器地址加法器总总线线接接口口部部件件BIU1 4 3 4 5 6指令队列指令队列执执行行部部件件EU通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SIEU控控制制器器8088808880868086CSDSSSESIP暂存器暂存器外外外外部部部部总总总总线线线线专专用用（段段）寄寄存存器器4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构ALU暂暂 存存 器器标志寄存器标志寄存器8位队位队列总线列总线20位地位地址总线址总线16位位数数据据总总线线完成完成16或或8位二进制数位二进制数的算术运算和逻辑运的算术运算和逻辑运算算通用寄存器组通用寄存器组包括数据寄存器和地包括数据寄存器和地址与变址寄存器。址与变址寄存器。生成生成20位物理地址位物理地址CS：存放代码段段基址：存放代码段段基址DS：存放数据段段基址：存放数据段段基址SS：存放附加段段基址：存放附加段段基址ES：存放堆栈段段基址：存放堆栈段段基址IP : 存放下一条要执行指令存放下一条要执行指令 的有效地址的有效地址EA。 8086：6个字节个字节8088：4个字节个字节8086指令队列指令队列空空2个个字节字节（8088空空1个个字节），且字节），且EU部部件没有要求件没有要求BIU部件进入存取操部件进入存取操作数等总线周期时，作数等总线周期时，BIU部件就部件就会自动从内存单元顺序取指令会自动从内存单元顺序取指令字节填满指令流队列。字节填满指令流队列。并行处理的优势：并行处理的优势：一一条条指指令令执执行行过过程程中中可可以以取取出出下下一一条条（或或多多条条）指指令令，指令在指令队列中排队；指令在指令队列中排队；一一条条指指令令执执行行完完成成后后，可可立立即即执执行行下下一一条条指指令令，减减少少CPU为为取取指指令令而而等等待待的的时时间间，提提高高CPU的的利利用用率率和和整整个个运运行速度。行速度。2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构 8086CPU的内部寄存器如图的内部寄存器如图4.1所示。所示。8086CPU内部有内部有14个个16位寄存器，可以分为以下三组。位寄存器，可以分为以下三组。4.1.2 8086/8088的内部寄存器的内部寄存器4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构通用寄存器组通用寄存器组段寄存器组段寄存器组控制寄存器组控制寄存器组数据寄存器数据寄存器地址与变址寄存器地址与变址寄存器指令指针指令指针IP标志寄存器标志寄存器FRAXBXCXDX目的变址指针目的变址指针DI源变址指针源变址指针SI基址指针基址指针BP堆栈指针堆栈指针SP数据寄存器数据寄存器DLDHDX计数寄存器计数寄存器CLCHCX基址寄存器基址寄存器BLBHBX累加器累加器ALAHAX数据寄存器数据寄存器 可分为两个可分为两个8 8位，主要用于位，主要用于数据操作数据操作地址指针寄存器地址指针寄存器主要用于地址操作主要用于地址操作1616位位位位8 88 88086的的16位通用寄存器是：位通用寄存器是：AXBXCXDX SI DIBPSP8086的的8位通用寄存器是：位通用寄存器是：AHBHCHDHALBLCLDL对对其其中中某某8位位的的操操作作，并并不不影影响另外对应响另外对应8位的数据位的数据4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构BX:常用做存放存储器地址；常用做存放存储器地址；CX:作为循环和串操作等指令作为循环和串操作等指令中的隐含计数器；中的隐含计数器；数据寄存器：数据寄存器：AX:使用频度最高，用于算术、使用频度最高，用于算术、逻辑运算以及与外设传送信逻辑运算以及与外设传送信息等；息等；DX:常用来存放双字长数据的常用来存放双字长数据的高高16位，或存放外设端口地位，或存放外设端口地址址;AXBXCXDX目的变址指针目的变址指针DI源变址指针源变址指针SI基址指针基址指针BP堆栈指针堆栈指针SP数据寄存器数据寄存器DLDHDX计数寄存器计数寄存器CLCHCX基址寄存器基址寄存器BLBHBX累加器累加器ALAHAX数据寄存器数据寄存器 可分为两个可分为两个8 8位，主要用于位，主要用于数据操作数据操作地址指针寄存器地址指针寄存器主要用于地址操作主要用于地址操作1616位位位位8 88 84.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构数据寄存器：数据寄存器：SP：指示栈顶的偏移地址，：指示栈顶的偏移地址，不能再用于其他目的，具有不能再用于其他目的，具有专用目的专用目的。BP：数据在堆栈段中的基：数据在堆栈段中的基地址地址。SP和和BP寄存器与寄存器与SS段寄存段寄存器联合使用来访问堆栈。器联合使用来访问堆栈。SI和和DI：串操作类指令中，：串操作类指令中，常用于存储器寻址时提供地常用于存储器寻址时提供地址。址。 通用寄存器的特殊用法通用寄存器的特殊用法( (默认用法默认用法) )寄存器寄存器特特 殊殊 用用 法法AX，AL 乘法乘法/除法指令，作累加器；除法指令，作累加器；I/O操作时，作数据寄存器操作时，作数据寄存器AH在在LAHF指令中用作目的寄存器指令中用作目的寄存器(AH)标志标志)AL在在BCD码及码及ASCII码运算指令中作为累加器；码运算指令中作为累加器；在在XLAT指令中作为累加器（指令中作为累加器（AL）(AL)（BX）)BX在间接寻址中作为基址寄存器和变址寄存器在间接寻址中作为基址寄存器和变址寄存器CX在循环程序中，作循环次数计数器在循环程序中，作循环次数计数器CL在在移移位位和和循循环环移移位位指指令令中中，作作为为移移位位位位数数和和循循环环移移位位次次数数的的计计数数寄寄存器（指令执行后，（存器（指令执行后，（CL）不变）不变）DXI/O指指令令间间接接寻寻址址时时，作作为为地地址址寄寄存存器器；在在乘乘法法指指令令中中作作为为辅辅助助累累加器（当乘积或被除数为加器（当乘积或被除数为32位时，存放高位时，存放高16位数）位数）BP在间接寻址中，作为基址寄存器在间接寻址中，作为基址寄存器SP在堆栈操作中，作为堆栈指针在堆栈操作中，作为堆栈指针SI间间接接寻寻址址时时，作作为为地地址址寄寄存存器器或或变变址址寄寄存存器器；在在串串操操作作指指令令中中作作为为源变址寄存器源变址寄存器DI在在间间接接寻寻址址时时，作作为为地地址址寄寄存存器器或或变变址址寄寄存存器器；在在串串操操作作指指令令中中作作为目的变址寄存器为目的变址寄存器 2. 段寄存器组段寄存器组 8086/8088CPU可直接寻址可直接寻址1MB内存空间。内存空间。 存储空间采用存储空间采用分段技术分段技术，每段最大寻址，每段最大寻址64KB。 逻辑段可在整个逻辑段可在整个1MB存储空间内浮动，但段的起始地址存储空间内浮动，但段的起始地址 低低4位必须是位必须是0000B，这样在存放段地址时只存放高，这样在存放段地址时只存放高16 位，作为段基址。位，作为段基址。 4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构操操作作取指令取指令存取数据存取数据堆栈操作堆栈操作目的串操作目的串操作访问：代码段访问：代码段物理地址的构成：物理地址的构成：CS10H+IP访问：数据段访问：数据段物理地址的构成：物理地址的构成：DS10H+EA物理地址的构成：物理地址的构成：SS10H+SP物理地址的构成：物理地址的构成：ES10H+DI 物理地址物理地址=段地址段地址10H+有效地址有效地址4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构CS左移左移4位位20位位+地址加法器地址加法器CS16位位物理地址物理地址20位位IPIP或偏移或偏移地址地址4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构2 20 0位位物物理理地地址址形形成成过过程程演演示示表表4-1 8086的基本段约定和允许的超越段的基本段约定和允许的超越段CPU执行的操作执行的操作基本段约定基本段约定超越段超越段有效地址有效地址取指令取指令CS-IP压栈、弹栈压栈、弹栈SS-SP源串源串DSCS,ES,SSSI目的串目的串ES-DI通用数据读写通用数据读写DSCS,ES,SS有效地址有效地址EABP作间址寄存器作间址寄存器SSCS,DS,ES有效地址有效地址EA 8086的基本段约定和允许的段超越如表的基本段约定和允许的段超越如表4-1所示。所示。 表中的表中的“-”表示不允许修改。表示不允许修改。4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构控控制制寄寄存存器器组组指令指针指令指针IP标志寄存器标志寄存器FR作用：作用：存放将要执行的下一条指令在现行代码存放将要执行的下一条指令在现行代码段中的段中的偏移地址偏移地址，它与，它与CS相结合生成指向指相结合生成指向指令的物理地址。令的物理地址。特点：特点：IP是一个专用寄存器，其内容由是一个专用寄存器，其内容由BIU部部件自动修改件自动修改，不能直接访问不能直接访问IP，但可以通过转，但可以通过转移或调用指令改变其内容。移或调用指令改变其内容。作用：作用：存放指令执行结果特征位和对存放指令执行结果特征位和对CPU运运行特点的控制位。行特点的控制位。特点：特点：8086 CPU 中设置了中设置了16位标志寄存器，位标志寄存器，只用了只用了9位，其余位用来扩展。位，其余位用来扩展。9位标志分为位标志分为6位状态标志和位状态标志和3位控制标志两类位控制标志两类。AF：辅助进位标志：辅助进位标志AF=1：数据的第：数据的第3位（半个字节）位（半个字节）需要向前产生进位需要向前产生进位/借位。借位。AF=0：数据的第：数据的第3位（半个字节）位（半个字节）不会向前产生进位不会向前产生进位/借位。借位。CF：进位进位/借位标志借位标志CF=1：最高位需要向前产生进位：最高位需要向前产生进位/借位。借位。CF=0：最高位不会向前产生进位：最高位不会向前产生进位/借位。借位。PF：奇偶标志：奇偶标志PF=1: 结果的低结果的低8位中有偶数个位中有偶数个1。PF=0: 结果的低结果的低8位中有奇数个位中有奇数个1。影响影响全部全部状态标志状态标志:加法、减法运算。加法、减法运算。影响影响部分部分状态标志状态标志:移位操作。移位操作。不影响不影响任何状态标志任何状态标志:数据传送指令。数据传送指令。ZF：全零标志：全零标志ZF=1：运算结果为全：运算结果为全0。不包括进。不包括进位的情况位的情况ZF=0：运算结果不为：运算结果不为0。（2）标志寄存器）标志寄存器n16位，只用了其中位，只用了其中9位，位，唯一能按位操作的寄存器。唯一能按位操作的寄存器。n用于反映指令执行结果或控制指令执行形式。用于反映指令执行结果或控制指令执行形式。OFD11D15 .D12DFD10IFD9TFD8SFD7ZFD6D5AFD4D3PFD2D1CFD04.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构6位状态位状态标志：标志：OF、SF、ZF、PF、CF、AF作用作用：反映指令对数据作用之后，结果的状态，控制后续指令的执行。：反映指令对数据作用之后，结果的状态，控制后续指令的执行。3位控制位控制标志：标志：DF、IF、TF 作用：作用：值不由数据运算结果决定，由值不由数据运算结果决定，由指令直接赋值，决定后续指令执指令直接赋值，决定后续指令执 行行情况。情况。OF：溢出标志：溢出标志(指补码指补码)OF=1：操作数超过了机器表示的范围：操作数超过了机器表示的范围,溢出。溢出。OF=0：操作数未超过了机器能表示的范围：操作数未超过了机器能表示的范围,不溢出。不溢出。求解方法求解方法：最高位进位：最高位进位 次高位进位次高位进位字节允许范围字节允许范围：128 + 127字允许范围字允许范围：32768 + 32767TF：跟踪跟踪(单步单步)标志位标志位TF=1，每每执执行行一一条条指指令令后后，自自动动产产生生一一次次内内部部中中断断，使使CPU处处于于单单步步执执行行指指令令工工作作方方式式，便于进行程序调试，用户能检查程序。便于进行程序调试，用户能检查程序。TF=0, CPU正常工作。正常工作。（2）标志寄存器）标志寄存器n16位，只用了其中位，只用了其中9位，位，唯一能按位操作的寄存器唯一能按位操作的寄存器n用于反映指令执行结果或控制指令执行形式用于反映指令执行结果或控制指令执行形式OFD11D15 .D12DFD10IFD9TFD8SFD7ZFD6D5AFD4D3PFD2D1CFD04.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构IF：中断允许中断允许/禁止标志位禁止标志位IF=1, 允许外部可屏蔽中断。允许外部可屏蔽中断。CPU可以响应可屏蔽中断请可以响应可屏蔽中断请求。求。IF=0, 关闭中断。关闭中断。CPU禁止响应可屏蔽中断请求。禁止响应可屏蔽中断请求。IF的状态对不可屏蔽中断和内部软中断没有影响。的状态对不可屏蔽中断和内部软中断没有影响。SF：符号标志：符号标志SF=1：运算结果的最高位为：运算结果的最高位为1，如果为带符号数，如果为带符号数，则为负数。则为负数。SF=0：运算结果的最高位为：运算结果的最高位为0，如果为带符号数，如果为带符号数，则为正数。则为正数。带符号数的最高位为符号位；而无符号数的带符号数的最高位为符号位；而无符号数的 最最高位为数值位。高位为数值位。DF：方向控制标志位方向控制标志位用用于于串串处处理理指指令令，控控制制从从前前往往后后、还还是是从从后后往往前前对对字字符符串串进进行行操操作作处理。处理。DF=1，每每次次串串处处理理操操作作后后使使变变址址寄寄存存器器SI和和DI的的值值递递减减，使使串串处处理从高地址向低地址方向处理。理从高地址向低地址方向处理。DF=0，每每次次串串处处理理操操作作后后使使变变址址寄寄存存器器SI和和DI的的值值递递增增，使使串串处处理从低地址向高地址方向处理。理从低地址向高地址方向处理。控制标志与状态标志的区别：控制标志与状态标志的区别：控制标志控制标志：其值由系统程序或用户程序根据需要用指令设置。：其值由系统程序或用户程序根据需要用指令设置。状态标志状态标志：由中央处理器执行运算指令，并根据运算结果而自动设置。：由中央处理器执行运算指令，并根据运算结果而自动设置。标志名标志名标志为标志为1 1标志为标志为0 0OFOF溢出溢出( (是是/ /否）否）OVOVNVNVDFDF方向（减量方向（减量/ /加量加量) )DNDNUPUPIFIF中断中断( (允许允许/ /关闭关闭) )EIEIDIDISFSF符号符号( (负负/ /正正) )NGNGPLPLZFZF零零( (是是/ /否）否）ZRZRNZNZAFAF辅助进位辅助进位( (是是/ /否）否）ACACNANAPFPF奇偶标志奇偶标志( ( 偶偶/ /奇奇) )PEPEPOPOCFCF进位标志进位标志( (是是/ /否）否）CYCYNCNC调调调调试试试试状状状状态态态态时时时时，标标标标志志志志位位位位之之之之值值值值的的的的符符符符号号号号表表表表示示示示4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构例例1：2个数相加后，分析各标志位的值个数相加后，分析各标志位的值例例2：2个数相减后，分析各标志位的值个数相减后，分析各标志位的值4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1+ +0 01 11 10 00 01 11 10 01 10 01 10 01 10 00 01 1运算结果最高位为运算结果最高位为1SF=1；第三位向第四位有进位第三位向第四位有进位 AF=1；次高位向最高位有进位次高位向最高位有进位 ，最高位向前没有进位，最高位向前没有进位，OF=1 0=1最高位没有进位最高位没有进位 CF=0；低低8位中位中1的个数为偶数个的个数为偶数个 PF=1；运算结果本身运算结果本身0 ZF=0；4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构返返 回回1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1- -0 00 01 10 01 11 10 00 01 10 00 00 01 11 10 00 0运算结果最高位为运算结果最高位为0SF=0；第三位向第四位没有借位第三位向第四位没有借位 AF=0；次高位向最高位没有借位次高位向最高位没有借位 ，最高位向前没有借位，最高位向前没有借位，OF=0 0=0最高位没有借位最高位没有借位 CF=0；低低8位中位中1的个数为奇数个的个数为奇数个 PF=0；运算结果本身运算结果本身0 ZF=0；4.1 8086/80884.1 8086/8088微处理器的结构微处理器的结构芯芯片片与与其其他他部部件件的的联联系系全全靠靠在在引引脚脚上上传传送送信信息息，这这些些信信息息可可能能自自芯芯片片向向外外输输出出，也也可可能能从从外外部部输输入入到到芯芯片片，还还可可能能是是双双向的。向的。指指控控制制引引脚脚使使用用有有效效时时的的逻逻辑辑电电平平。低低电电平平有有效效的的引引脚脚名名字字上上面面加加有有一一条条横横线线，引引脚脚名名字字上上无无横横线线者者为为高高电电平平有有效效。另另有有一一些些引引脚脚高高、低低电电平平均均有有效效，分分别别表表示示不不同同的的状状态态或或数数值值。还有些引脚信号为边沿有效。还有些引脚信号为边沿有效。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式芯芯片片引引脚脚特特性性描描述述信号引脚功能信号引脚功能信号的有效电平信号的有效电平信号流向信号流向引脚复用引脚复用三态能力三态能力引脚信号的定义引脚信号的定义一个引脚具有两种或两种以上的功能，可以减少引脚的数量。一个引脚具有两种或两种以上的功能，可以减少引脚的数量。“三三态态”能能力力是是指指有有些些引引脚脚除除了了能能正正常常输输出出或或输输入入高高、低低电电平平外外，还还能能输输出出高高阻阻状状态态。当当它它输输出出高高阻阻状状态态时时，表表示示芯芯片片实实际际上上已已放放弃弃了了对对该该引引脚脚的的控控制制，使使之之“浮浮空空”。这这样样，与与总总线线相相连连接接的的其其它它设设备备就就可可以以获得对总线的控制权，系统转为接受总线的设备控制下工作。获得对总线的控制权，系统转为接受总线的设备控制下工作。40条引脚，双列直插式封装条引脚，双列直插式封装采用采用分时复用地址分时复用地址/数据总线数据总线两种模式：两种模式：最大模式最大模式、最小模式最小模式 最最大大模模式式：两两个个或或多多个个微微处处理理器器（多多微微处处理理器器模模式式），一一个个主主处处理理器器为为8086CPU，另另外外的的处处理理器器可可以以是是浮浮点点数数协协助助处处理理器器8087或或I/O处处理理器器8089。 最最小小模模式式：只只有有8086CPU一一个个微微处理器（单处理器模式）。处理器（单处理器模式）。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式思考：思考：如何选择如何选择两种工作模式？两种工作模式？思考：思考：何时传输何时传输地址，何时传输地址，何时传输数据？数据？4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式8086有有40个个引引脚脚，其其中中第第33 （最最小小/最最大大模模式式）脚脚很很关关键键，它它是是一一条条输输入入线线，可可以以加加高高电电平平，也也可可以以加加低低电电平平，由由该该线线所所加加电电平平的的高高或或低低电电平平决决定定24-31引引脚脚的的功功能能（24-31引引脚脚括括号号内内为为最最大大模模式式功功能能）其其他他引引脚脚不不受受第第33引引脚脚的的影影响响，我我们们把把这这部分引脚称为部分引脚称为一般引脚一般引脚。4.2.1 8086CPU的引脚及其功能的引脚及其功能8086CPU的引脚线按照功能分为的引脚线按照功能分为3类。类。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式数据引脚线数据引脚线地址引脚线地址引脚线8 80 08 86 6 C CP PU U 引引脚脚分分类类控制引脚线控制引脚线1. 地址、数据引脚线地址、数据引脚线 AD0AD15：l分时复用的地址数据引脚线，双向、三态。分时复用的地址数据引脚线，双向、三态。lT1期间作地址线期间作地址线A15A0用，输出存储单元低用，输出存储单元低16位地址。位地址。lT2T3期间作数据线期间作数据线D15D0用，双向。用，双向。写操作写操作为为T2T3；读操作读操作为为T3，T2处于悬空状态；处于悬空状态； CPU响响应应中中断断及及系系统统总总线线处处理理“保保持持响响应应”状状态态时时，AD0AD15处于悬空状态。处于悬空状态。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式S5：表示中断允许标志状态。：表示中断允许标志状态。 S51表示中断允许标志表示中断允许标志IF1，允许可屏蔽中断请求；，允许可屏蔽中断请求； S50表示表示IF0，禁止可屏蔽中断请求。，禁止可屏蔽中断请求。S6：指示：指示8086当前是否与总线相连。当前是否与总线相连。 S60表示表示8086连在总线上连在总线上 。 A19/S6A16/S3：分时复用，输出引脚。：分时复用，输出引脚。 T1期间，作为期间，作为20位地址线的高位地址线的高4位位A19A16。T2T4期间作为期间作为S6S3状态线用。状态线用。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式S4和和S3状态组合与当前段的关系表状态组合与当前段的关系表S4 S3当前使用的段寄存器当前使用的段寄存器0 0ES段寄存器段寄存器0 1SS段寄存器段寄存器1 0存储器寻址时为存储器寻址时为CS段寄存器，段寄存器，I/O端口则不需要端口则不需要1 1DS段寄存器段寄存器2. 控制引脚线控制引脚线 CPU在进行具体操作时所发出的控制信号，在进行具体操作时所发出的控制信号，CPU的操作的操作不同，使用的引脚线也各不相同。不同，使用的引脚线也各不相同。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式启动复位和时钟信号启动复位和时钟信号操操作作类类型型最小最小/最大方式的读最大方式的读/写操作写操作总线请求和响应操作总线请求和响应操作中断请求和响应操作中断请求和响应操作控制数据和地址信息传送操作控制数据和地址信息传送操作CPU等待检测操作及其他信号等待检测操作及其他信号复位条件复位条件：至少保持：至少保持4个时钟周期的高电平个时钟周期的高电平复复位位处处理理：除除CS=FFFFH外外，包包括括IP在在内内的的其其余余 寄存器和指令流队列的值均为寄存器和指令流队列的值均为0。复位结果复位结果：从：从FFFF:0000H处开始执行程序。处开始执行程序。一般放置一条转移指令转到程序真正的入口地址。一般放置一条转移指令转到程序真正的入口地址。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式启启动动复复位位和和时时钟钟信信号号RESET复位信号复位信号CLK时钟输入信号时钟输入信号提供了提供了CPU和总线控制的基本定时脉冲。和总线控制的基本定时脉冲。寄存器寄存器状态状态标志标志Reg清除清除CSFFFFHIP、DS、ES、SS0000H指令流队列指令流队列清除清除4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式最最小小方方式式的的读读/ /写写操操作作信信号号选择信号选择信号读信号读信号写信号写信号高电平高电平:CPU当前访问存储器当前访问存储器低电平低电平:当前当前CPU访问访问I/O端口端口表示表示CPU正在对正在对存储器或存储器或I/O端口进行读端口进行读操作操作表示表示CPU当前正在对当前正在对存储器或存储器或I/O端口进行写端口进行写操作操作8086/8088CPU读写操作信号对照表读写操作信号对照表具体操作具体操作110写存储器写存储器101读存储器读存储器010写外设写外设001读外设读外设4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 总总线线请请求求和和响响应应操操作作信信号号HOLD总线保持请求信号总线保持请求信号HLDA总线保持响应信号总线保持响应信号HOLD=1，有总线请求；，有总线请求；HOLD=0，无总线请求。，无总线请求。当当HOLD=1时，时，HLDA=1；表示表示CPU让出总线使用权。让出总线使用权。 HOLD和和HDLA一对联络信号的应答关系一对联络信号的应答关系 中断响应信号：中断响应信号：CPU对中断请求信号对中断请求信号INTR的响应。目的为了获取中断类型码。的响应。目的为了获取中断类型码。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 中中断断请请求求和和响响应应操操作作信信号号非屏蔽中断（非屏蔽中断（ NMI），上升沿有效。），上升沿有效。可屏蔽中断（可屏蔽中断（INTR和和 中断响应信号）中断响应信号）不不受受中中断断允允许许标标志志IF的的控控制制，也也不不能能用用软软件件进进行屏蔽。行屏蔽。当当INTR=1，并且中断允许标志位，并且中断允许标志位IF=1时，则时，则CPU在当前在当前指令周期结束后指令周期结束后，转入中断响应周期。，转入中断响应周期。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式控控制制信信息息传传送送操操作作的的相相关关控控制制信信号号ALE 地址锁存允许信号地址锁存允许信号在任何一个总线周期在任何一个总线周期T1状态，状态，表示当前地址表示当前地址/数据复用数据复用总线上输出是地址信息，总线上输出是地址信息，下降沿将地址信息锁存到锁存下降沿将地址信息锁存到锁存器器。数据允许信号数据允许信号数据发送数据发送/接收控制信号接收控制信号CPU控制控制8286/8287等数据总线收发器的等数据总线收发器的选通信号选通信号。有效时间有效时间：存储器访问、存储器访问、I/O访问、中断响应周期访问、中断响应周期作用作用：控制：控制8286/8287的数据传送方向。的数据传送方向。 =1时，发送；时，发送； =0时，接收。时，接收。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 等等待待检检测测操操作作信信号号 高电平高电平：CPU继续空转等待；继续空转等待；低电平低电平：退出等待，执行下一条指令。：退出等待，执行下一条指令。READY准备就绪信号准备就绪信号测试信号测试信号作作用用：使使CPU和和低低速速的的存存储储器器或或I/O设设备备之之间间实实现速度匹配。现速度匹配。READY=1：按按正正常常时时序序进进行行读读、写写操操作作，不不插插入入TW；READY=0：在在T3和和T4之之间间自自动动插插入入一一个个或或几几个个TW。4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.3.1 最小工作模式及其系统结构最小工作模式及其系统结构最最小小模模式式系系统统特特点点只有只有8086/8088一个微处理器一个微处理器所有总线控制信号直接由所有总线控制信号直接由CPU提供提供将将33号引脚接号引脚接5V需要需要地址锁存器地址锁存器进行地址信息分流进行地址信息分流需要使用需要使用总线缓冲器总线缓冲器将数据信息分流到数据总线将数据信息分流到数据总线图图2-6 8086在在最小最小模式下的典型配置模式下的典型配置4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构时钟发生器时钟发生器/ 驱动器驱动器8位通用数据位通用数据锁存器，分流锁存器，分流20位地址信息。位地址信息。8位双向数位双向数据缓冲器，据缓冲器，分流数据。分流数据。图图2-7 8284A与与CPU的连接的连接1.1.时钟发生器时钟发生器82848284 产生满足产生满足8086 CLK要求的要求的占空比占空比1/3的时钟信号，还对的时钟信号，还对复位信号复位信号RESET和准备好信号和准备好信号READY进行同步。进行同步。 4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构 8086有地址信号有地址信号20位，位，AD19AD0， 一位高位数据一位高位数据线使能信号线使能信号 ，它们都是与数据或状态分时复用的信，它们都是与数据或状态分时复用的信号，共号，共21位。位。 采用采用3片片8282对地址信号进行锁存。对地址信号进行锁存。 4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.2.地址锁存地址锁存BHE8282芯片引脚图芯片引脚图4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构8282芯片与芯片与8086微处理器的详细连接图微处理器的详细连接图ALE信号信号地地址址/数数据据线线由于由于8086数据是数据是16位的，需要位的，需要2片片8286/8287。作用：作用：增加数据总线的驱动能力，将数据信息分流到数据增加数据总线的驱动能力，将数据信息分流到数据总线上，作总线收发器用。总线上，作总线收发器用。特点：特点：三态输出，三态输出，8位双向数据缓冲器位双向数据缓冲器区别：区别：8286的的8位输入信号和输出信号之间同相，位输入信号和输出信号之间同相，8287反反相相4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构3. 3. 数据收发数据收发4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构当其为当其为低电平低电平时，时，开启缓冲器开启缓冲器；高电平时，输出高阻高电平时，输出高阻。T：数据传送方向控制信号：数据传送方向控制信号 T=1：正向三态门接通，数据从正向三态门接通，数据从A流向流向B T=0：反向三态门接通，数据从反向三态门接通，数据从B流向流向A连接方式：连接方式： T不用数据收发器时：不用数据收发器时：ADl5AD0存储器或存储器或I/OI/O端口的数据线端口的数据线OE:4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构8286芯片与芯片与8086微处理器详细连接图微处理器详细连接图3. VCC、GND（电源、地）：输入。（电源、地）：输入。 8086 VCC接入的电压为接入的电压为+5V10%。 GND有两条（有两条（1引脚和引脚和20引脚），一个是引脚），一个是电源接地电源接地，一个是一个是信号接地信号接地。通常两者电位相同，特殊使用时有差。通常两者电位相同，特殊使用时有差异。异。 4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式其他信号其他信号BHE/S7高高8位位数数据据总总线线允允许许/状状态态复复用用引引脚脚：8086存存储储体体选选择择信信号号，低低电电平平表表示示高高8位位数数据据总总线线有有效。效。8086有有16根数据线根数据线，与地址线，与地址线A15A0分时复分时复用，而用，而8088只有只有8根数据线根数据线与地址线与地址线AD7AD0分时复用。分时复用。2.2.2 8088CPU和和8086CPU区别区别外外部部引引脚脚的的区区别别8086有总线高位有效信号，有总线高位有效信号，一次一次可读写可读写8位或位或16位数据；而位数据；而8088读写读写16位的数据需要位的数据需要两次两次访问访问存储器或端口。存储器或端口。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式图图 示示4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式注意：注意：8086和和8088微处理器引脚的不同微处理器引脚的不同4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式内部结构的区别内部结构的区别8086的总线接口部件的总线接口部件BIU中有一个中有一个6字节字节的指令队列。的指令队列。 2个字节个字节空余，空余，BIU自动取指令到指令队列。自动取指令到指令队列。8088CPU中只有一个中只有一个4字节字节的指令队列。当的指令队列。当8088指令指令 队列有队列有1个字节个字节的空余时，的空余时，BIU自动取指令到指令队自动取指令到指令队 列。列。4.2.2 8088CPU和和8086CPU区别区别图图 示示8086CPU功功能能结结构构图图总总线线控控制制逻逻辑辑内部总线内部总线16位位地址加法器地址加法器总总线线接接口口部部件件BIU1 2 3 4 5 6指令队列指令队列执执行行部部件件EU通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SIEU控控制制器器8088808880868086CSDSSSESIP暂存器暂存器外外外外部部部部总总总总线线线线ALU暂暂 存存 器器标志寄存器标志寄存器8位队位队列总线列总线20位地位地址总线址总线16位位数数据据总总线线接地接地(低电平低电平)： CPU工作于最大模式。工作于最大模式。双功能引脚：双功能引脚：不同模式下有不同的名称和定义不同模式下有不同的名称和定义8个个 (2431)引脚。引脚。一般引脚：一般引脚：除双功能引脚外的其他引脚功能同最小除双功能引脚外的其他引脚功能同最小模式下的定义和功能。模式下的定义和功能。2.2.3 8086/8088CPU最大模式引脚最大模式引脚4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式(1) 总线周期状态信号总线周期状态信号(输出、三态输出、三态)。作作用用：在在最最大大模模式式下下，组组合合起起来来指指出出当当前前总总线线周周期期所所进进行的操作类型。行的操作类型。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式控制信号控制信号操作过程操作过程000发中断响应信号发中断响应信号001读读I/O端口端口010写写I/O端口端口011暂停暂停100取指令取指令101读内存读内存110写内存写内存111无源状态无源状态INTAIORCIOWCAIOWCMRDCMRDCMWTCAMWC (2) 总线请求信号总线请求信号/总线请求允许信号总线请求允许信号(输入输入/输出输出) 方向方向：双向：双向 有效电平有效电平：低电平：低电平 作用作用：最大模式系统中：最大模式系统中8086/8088CPU和其它协处理和其它协处理 器交换总线使用权的联络控制信号。器交换总线使用权的联络控制信号。 两个信号类型相同，表示可同时连接两个协处理器，两个信号类型相同，表示可同时连接两个协处理器， 其中其中 优先级较高优先级较高。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式三段有效三段有效：请求、允许和释放：请求、允许和释放4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式8086CPU协协处处理理器器RQ信号：请求使用总线信号：请求使用总线响应：响应：T4或或Ti周期输出一个周期输出一个GT信号，交出总线使用权信号，交出总线使用权释放总线：输出一个低电平信号释放总线：输出一个低电平信号(3) 总线封锁信号总线封锁信号(输出、三态输出、三态)低低电电平平：CPU不不允允许许其其它它总总线线主主模模块块占占用用总总线线，该该信信号号由由 指令前缀指令前缀LOCK产生。产生。 高电平高电平：撤消总线封锁。：撤消总线封锁。 8086CPU处处于于2个个中中断断响响应应周周期期期期间间自自动动变变为为低低电电平平，以以防防止止其其它它总总线线主主模模块块在在中中断断响响应应过过程程中中占占有有总总线线而而使使一一个完整的中断响应过程被间断。个完整的中断响应过程被间断。4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 (4)QS1，QS0指令队列状态信号指令队列状态信号 指指示示CPU内内的的指指令令队队列列的的当当前前状状态态，以以使使外外部部(主主要是协处理器要是协处理器)对对CPU内指令队列的动作进行跟踪。内指令队列的动作进行跟踪。表表2-6 QS1，QS0的组合和对应的含义的组合和对应的含义 QSl QS0队列操作队列操作00无操作无操作01队列中操作码的第一个字节队列中操作码的第一个字节10队列空队列空11队列中非第一个操作码字节队列中非第一个操作码字节4.2 8086/80884.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式图图2-10 8086在在最大最大模式下的典型配置模式下的典型配置4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.3.2 最大模式和系统组成最大模式和系统组成最最大大模模式式下下，除除了了8282锁锁存存器器和和8286数数据据收收发发器器外外，还增加了还增加了8288总线控制器。总线控制器。4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构 对对CPU发发出出的的控控制制信信号号进进行行变变换换和和组组合合，获获得得对对存存储储器器和和I/O端端口口的的读读/写写信信号号及及对对锁锁存存器器8282和和总总线线收收发发器器8286的控制信号。的控制信号。8288引脚如图所示：引脚如图所示：图图2-11 8288与与8086CPU的连接图的连接图4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构与与CPU相相连连，接接收收状状态态信信息息，确确定定当当前前CPU要执行的操作，发出相应的命令信号。要执行的操作，发出相应的命令信号。接接收收时时钟钟发发生生器器的的CLK信信号号，使使8288与与CPU及系统中的其它部件同步。及系统中的其它部件同步。I/O端口读命令端口读命令低电平低电平：将所选中端口中的数据读到数据总线上将所选中端口中的数据读到数据总线上。 相当于最小模式中由相当于最小模式中由CPU发出的控制信号发出的控制信号 和和 为低电平的组合。为低电平的组合。4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构中断响应信号，中断响应信号，送往发出中断请求的接口。送往发出中断请求的接口。 ：I/O端端口口写写命命令令。有有效效时时，把把数数据据总总线线上上的的数数据据写写入入被被选选中中的的端端口口中中。它它相相当当于于最最小小模模式式系系统统中中由由CPU发发出出的控制信号的控制信号 有效和有效和 为低电平的组合。为低电平的组合。 ：存存储储器器读读命命令令。有有效效时时，被被选选中中的的存存储储单单元元把把数数据据送送到到数数据据总总线线。它它相相当当于于最最小小模模式式系系统统中中由由CPU发发出出的的控制信号控制信号 有效和有效和 为高电平的组合。为高电平的组合。 ：存存储储器器写写命命令令。有有效效时时，把把数数据据总总线线上上的的数数据据写写入入被被选选中中的的存存储储单单元元中中。它它相相当当于于最最小小模模式式系系统统中中由由CPU发出的控制信号发出的控制信号 有效和有效和 为高电平的组合。为高电平的组合。 4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构 :提前的存储器写命令提前的存储器写命令，其功能与，其功能与 一样，一样，只是提前一个时钟周期输出。只是提前一个时钟周期输出。 ：提前的提前的I/O端口写命令端口写命令，其功能与，其功能与 一样，一样，只是提前一个时钟周期输出。只是提前一个时钟周期输出。 ALE：地址锁存允许信号地址锁存允许信号。相当于最小模式系统中的。相当于最小模式系统中的 ALE。4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构 ：主主级级连连允允许许/外外设设数数据据允允许许信信号号。此此功功能能取取决决 于于8288的输入控制信号的输入控制信号IOB（I/O总线方式）。总线方式）。 DEN：数据总线允许信号数据总线允许信号。 DEN有效有效：数据收发器把局部数据总线和系统数据总线连：数据收发器把局部数据总线和系统数据总线连 接，形成一个传输数据的通路；接，形成一个传输数据的通路； DEN无效无效：数据收发器使局部数据总线与系统数据总线：数据收发器使局部数据总线与系统数据总线 断开。断开。 ：数据收发信号数据收发信号。4.3 8086/8088CPU4.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.4.1 8086的存储器组织及其寻址的存储器组织及其寻址1 MB的的存存储储单单元元，每每个个存存储储单单元元中中存存放放一一个个8位位的的二二进制信息进制信息每每一一存存储储单单元元用用唯唯一一的的地地址址码码，其其地地址址范范围围00000HFFFFFH。字节编址字节编址: :将存储器空间按字节地址号顺序排列的方式。将存储器空间按字节地址号顺序排列的方式。4.4 80864.4 8086的的程序访问结构程序访问结构字数据：字数据：将连续存放的两个字节数据构成一个将连续存放的两个字节数据构成一个16位的字位的字数据。高数据。高8位存放在高地址单元，低位存放在高地址单元，低8位存放在低地址单位存放在低地址单元。元。 将低位字节的地址作为这个字的地址。将低位字节的地址作为这个字的地址。规则字：规则字：偶地址对应低位字节，奇地址对应高位字节。偶地址对应低位字节，奇地址对应高位字节。非规则字：非规则字：以奇地址开始的字。以奇地址开始的字。双字数据：双字数据：4个字节，存放连续的两个字。高对高，低对个字节，存放连续的两个字。高对高，低对 低，以最低位字节地址作为它的地址。低，以最低位字节地址作为它的地址。字节、字、双字在程序访问中都使用字节、字、双字在程序访问中都使用首地址。首地址。1. 8086CPU存储体结构存储体结构4.4 80864.4 8086的的程序访问结构程序访问结构A0D15D8 D7D0存存储储单单元元的的访访问问A1-A19CSA0-A18D15-D8CSA0-A18BHE 奇地址奇地址（高字节）（高字节） 存储体存储体 512K8bit 偶地址偶地址（低字节）（低字节） 存储体存储体 512K8bitD0-D7无效无效有效有效4.4 80864.4 8086的的程序访问结构程序访问结构无效无效有效有效访访问问一一个个字字8086 CPU 规则字和非规则字读写表规则字和非规则字读写表A0具体操作具体操作引脚线引脚线00从偶地址开始读从偶地址开始读/写一个字写一个字(规则字规则字)AD15AD001从奇地址开始读从奇地址开始读/写一个字节写一个字节AD15AD810从偶地址开始读从偶地址开始读/写一个字节写一个字节AD7AD00110从奇地址开始读写一个字从奇地址开始读写一个字(非规则字非规则字)，第一，第一总线周期高总线周期高8位数据有效，第二总线周期低位数据有效，第二总线周期低8位数据有效位数据有效AD15AD8AD7AD04.4 80864.4 8086的的程序访问结构程序访问结构(1)分段结构分段结构 将将1M的存储空间划分成若干个段，每个段最大长度为的存储空间划分成若干个段，每个段最大长度为 64K。 段基址就是指一个段的起始地址。段基址就是指一个段的起始地址。 逻辑段在物理存储器中可以是逻辑段在物理存储器中可以是邻接的、间隔的、部分重邻接的、间隔的、部分重 叠的和完全重叠叠的和完全重叠的等的等4种情况。种情况。 在任一时刻，一个程序只能访问在任一时刻，一个程序只能访问4个当前段中的内容。个当前段中的内容。2. 存储器的分段结构和物理地址的形成存储器的分段结构和物理地址的形成4.4 80864.4 8086的的程序访问结构程序访问结构图图图图2.132.13 段重叠结构示例段重叠结构示例段重叠结构示例段重叠结构示例段1基址段2基址重叠部分重叠部分段1长度段2长度4.4 80864.4 8086的的程序访问结构程序访问结构(2)物理地址的形成物理地址的形成 在在8086/8088系系统统中中，每每个个存存储储单单元元都都有有物物理理地地址址和和逻逻辑辑地址地址两种地址表示。两种地址表示。物理地址物理地址: 20位位, 范围为范围为00000HFFFFFH。 逻辑地址：逻辑地址：段基值段基值+偏移量偏移量存放在某一个段寄存器中，是一个逻辑段的起始单元地存放在某一个段寄存器中，是一个逻辑段的起始单元地址的高址的高16位。位。某个存储单元与它所在段的段基址之间的字节距离。某个存储单元与它所在段的段基址之间的字节距离。表示方法：表示方法： 段基值：偏移量段基值：偏移量 例如，例如，3267H：00A0H4.4 80864.4 8086的的程序访问结构程序访问结构例题：将逻辑地址例题：将逻辑地址0915H：003AH转换为物理地址。转换为物理地址。4.4 80864.4 8086的的程序访问结构程序访问结构左移左移4位位端口地址：端口地址：系统给每个端口分配的地址。系统给每个端口分配的地址。8位位I/O端口的寻址线：端口的寻址线：地址总线的低地址总线的低16位。位。 数目：数目：最多有最多有64 KB。连接：连接：数据总线的高数据总线的高8位或低位或低8位。位。两个编号相邻的两个编号相邻的8位端口可以组合成一个位端口可以组合成一个16位的端口。位的端口。为便于数据总线的负载相平衡，接在高为便于数据总线的负载相平衡，接在高8位和低位和低8位上的位上的设备数目最好相等。设备数目最好相等。3. 8086的的I/O端口端口4.4 80864.4 8086的的程序访问结构程序访问结构堆栈：堆栈：存储器中的一个特殊数据区。存储器中的一个特殊数据区。功能：功能：按按“后进先出后进先出”的原则用来存放需要暂时保存的数据。的原则用来存放需要暂时保存的数据。容量：容量：最大最大64KB，其位置可以在，其位置可以在1MB空间内浮动。空间内浮动。栈底在高地址端，栈顶在低地址端，地址由高向低变化。栈底在高地址端，栈顶在低地址端，地址由高向低变化。存储单元的地址存储单元的地址=(SS)10H(SP) 2.4.2 8086系统中的堆栈系统中的堆栈存放堆栈基地址，表明堆栈所在的逻辑段。存放堆栈基地址，表明堆栈所在的逻辑段。存放栈顶地址，始终指向最后推入堆栈的数据所在的单元。存放栈顶地址，始终指向最后推入堆栈的数据所在的单元。4.4 80864.4 8086的的程序访问结构程序访问结构压栈：压栈：把数据推入堆栈。把数据推入堆栈。(SP)-2送送SP，再再与与SS形形成成物物理理地地址址，将将数数据据存存入入相相应应单元。单元。弹栈：弹栈：从堆栈取数据。从堆栈取数据。从从当当前前SS和和SP形形成成的的物物理理地地址址上上取取出出数数据据，再再将将(SP)+2送送SP。堆栈操作：堆栈操作：以字为单位，数据必须按规则字存放。以字为单位，数据必须按规则字存放。 低低字字节节在在偶偶地地址址单单元元，高高字字节节在在奇奇地地址址单单 元元。 按按“后进先出后进先出”的规则进行的规则进行SP的修改自动进行。的修改自动进行。4.4 80864.4 8086的的程序访问结构程序访问结构 例题例题例题例题 若已知当前若已知当前SS1050H，SP0008H，AX1234H， 则则8086系统中堆栈的入栈和出栈操作如下图所示。系统中堆栈的入栈和出栈操作如下图所示。12AA10500H10501H10502H10503H10504H10505H10506H10507H10508H栈底栈底BB10509H段基址段基址(SS)AX3412123434PUSH AX1050AHBBAAAABB1234BX34POP BXPOP AX124.4 80864.4 8086的的程序访问结构程序访问结构栈顶栈顶栈顶栈顶SPSP时钟周期时钟周期(Clock Cycle) 8086CPU必须在时钟信号必须在时钟信号CLK控制下工作，控制下工作，一个时钟一个时钟脉冲的时间长度脉冲的时间长度称为一个时钟周期，时钟信号的周期也称称为一个时钟周期，时钟信号的周期也称为状态周期为状态周期T，它是微处理器的最小动作单位时间。，它是微处理器的最小动作单位时间。4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期总线周期总线周期(Bus Cycle) 8086CPU通过总线与外部交换信息，通过总线与外部交换信息，一次信息交换所耗一次信息交换所耗用的时间用的时间称为一个总线周期，也称机器周期称为一个总线周期，也称机器周期(Machine Cycle)。时钟周期时钟周期(Clock Cycle) 4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期指令周期（指令周期（Instruction Cycle） 8086CPU执行一条指令所需要的时间执行一条指令所需要的时间称为指令周期，称为指令周期，一个指令周期由一个或若干个总线周期组成，不同指令的一个指令周期由一个或若干个总线周期组成，不同指令的指令周期不等长指令周期不等长，最短为一个总线周期，长的指令周，最短为一个总线周期，长的指令周期，如乘法指令周期，长达期，如乘法指令周期，长达124个时钟周期。个时钟周期。总线周期总线周期(Bus Cycle)时钟周期时钟周期(Clock Cycle) 4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期8086的主要总线操作的主要总线操作4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期2.5.1 总线操作与时序总线操作与时序系统复位系统复位启动操作启动操作总线读总线读/写操作写操作总线保持操作或总线请求总线保持操作或总线请求/允许操作允许操作中断响应操作中断响应操作暂停操作暂停操作空操作空操作CPU的操作时序的操作时序是指是指CPU在操作进行过程中各个环节在时间在操作进行过程中各个环节在时间上的上的先后顺序先后顺序。至少包含至少包含传送地址传送地址和和传送数据传送数据两个过程。两个过程。T1CPU输出地址；输出地址；T2T4数据传送。数据传送。时序图时序图：描述某一操作过程中，芯片：描述某一操作过程中，芯片：描述某一操作过程中，芯片：描述某一操作过程中，芯片/ /总线上有关引脚总线上有关引脚总线上有关引脚总线上有关引脚 信号随时间发生变化的关系图。信号随时间发生变化的关系图。信号随时间发生变化的关系图。信号随时间发生变化的关系图。一个总线周期一个总线周期4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期T1状态状态：CPU发发20位（或位（或I/O端口的端口的16/8位）地址信息位）地址信息 信号信号地址锁存允许地址锁存允许ALE信号信号发发 信号确定是读存储器还是读信号确定是读存储器还是读I/O端口端口T2状态状态： S7S3状态信息输出状态信息输出 发读有效发读有效 （写有效（写有效 ） 发数据允许发数据允许 信号信号 启动所选中的存储单元或启动所选中的存储单元或I/O端口端口8282锁存锁存4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期T3状态状态：下降沿采样：下降沿采样READYREADY=1：选中的存储单元或选中的存储单元或I/O端口在端口在T3期间准备好数据（送到总期间准备好数据（送到总线）。线）。READY=0：未准备好，插入未准备好，插入Tw，CPU在在Tw的下降沿继续采样的下降沿继续采样READY，直至为，直至为1。CPU在发在发 =0和和 =0的情况下，读数据总线。的情况下，读数据总线。T4状态状态：完成当前数据的采样，结束当前的总线周期。：完成当前数据的采样，结束当前的总线周期。4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期2.5.2 系统的复位操作系统的复位操作条件：条件：检测到检测到RESET引脚上为上升沿。引脚上为上升沿。复位逻辑电路复位逻辑电路：用：用CLK来与外部来与外部RESET同步，内部同步，内部RESET 信号要在时钟的上升沿到来时才有效。信号要在时钟的上升沿到来时才有效。4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期外部外部RESET变为高电变为高电平平CLK上升沿，上升沿，内部内部RESET有效有效总线复位总线复位总线悬浮，直到复位结束总线悬浮，直到复位结束复位时总线状态复位时总线状态地地址址线线为为高高阻阻态态，直直到到RESET变变为为低低电电平平，开开始始从从FFFF0H单元取指令；单元取指令；ALE、HLDA为低电平（无效）；为低电平（无效）；其它控制信号先变成高电平，然后呈高阻态。其它控制信号先变成高电平，然后呈高阻态。4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期一个总线周期一个总线周期T1T3T2T4CLKA19/S6A16/S3BHE/S7AD15AD0ALEM/IORDDT/RDEN地址，地址，BHE状态输出状态输出地址输出地址输出数据输入数据输入低电平读低电平读IO，高电平读存储器，高电平读存储器4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期1. 总线读操作总线读操作2.5.3 最小模式下的总线时序最小模式下的总线时序4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期一个总线周期一个总线周期T1T3T2T4CLKA19/S6A16/S3BHE/S7AD15AD0ALEM/IOWRDT/RDEN地址，地址，BHE状态输出状态输出地址输出地址输出低电平写低电平写IO，高电平写存储器，高电平写存储器数据输出数据输出2.总线写操作总线写操作总线写操作时序总线写操作时序与与总线读操作时序总线读操作时序基本相似，不同点有：基本相似，不同点有：(1) CPU不是输出不是输出 信号，而是输出信号，而是输出 信号。信号。(2) 整整个个总总线线周周期期为为高高电电平平，表表示示本本总总线线周周期期为为写写周周期期，在接有数据总线收发器的系统中，用来控制数据传输方向。在接有数据总线收发器的系统中，用来控制数据传输方向。(3) AD15AD0在在T2到到T4状状态态输输出出数数据据，输输出出地地址址与与输输出出数数据据为为同同一一方方向向，无无需需像像读读周周期期那那样样要要高高阻阻态态作作缓缓冲冲，故故T2状状态无高阻态。态无高阻态。4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期3.中断响应操作中断响应操作 响应条件响应条件：CPU的的INTR引脚高电平，引脚高电平，IF=1。CPU发出发出ALE信号，作信号，作为地址锁存信号为地址锁存信号第一个总线周期第一个总线周期第二个总线周期第二个总线周期空闲状态（空闲状态（8088无）无）低电平，通知外设低电平，通知外设CPU已接受其中断请已接受其中断请求，同时使数据总线、地址总线浮空求，同时使数据总线、地址总线浮空被被响响应应的的外外设设向向数数据据总总线线发发送送一一个个字字节节的的中中断断类类型型号号，CPU读读入入后后查查中中断断向向量量表表，找找到到中中断断服服务务程程序序入入口口地地址址，转转去去执行中断服务程序。执行中断服务程序。4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期DMA传送结束，传送结束，HOLD信号变低信号变低4总线保持与响应总线保持与响应CLKHOLD地址及数据地址及数据总线总线HLDAT1或或T4的下降沿的下降沿12个时钟个时钟2个时钟个时钟悬浮状态悬浮状态发出请求信号发出请求信号HOLD输出输出HLDA下一个时钟的下降沿使下一个时钟的下降沿使HLDA信号变为无效信号变为无效从下一个时钟开始，从下一个时钟开始，8086 CPU让出总线控制权。让出总线控制权。总线处于悬浮状态。总线处于悬浮状态。结束中断结束中断4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期2.5.4 最大模式时序与最小模式时序的区别最大模式时序与最小模式时序的区别 1. 控制信号控制信号ALE、DEN和和DT/R 最大模式中，最大模式中，ALE、DEN(注意不是注意不是 )和和 由总线由总线 控制器控制器8288发出，发出，DEN高电平有效。高电平有效。 最小模式中最小模式中ALE、DEN和和 由由8086 CPU直接发出。直接发出。 是低电平有效。是低电平有效。2. 命命令令信信号号MRDC、MWTC、AMWC、IORC、IOWC和和状状态态信号信号S2、S1和和S0 由由于于在在最最大大方方式式下下必必须须使使用用总总线线控控制制器器8288，因因此此在在其其时时序图中必然出现访问存储器和序图中必然出现访问存储器和I/O接口的命令信号。接口的命令信号。4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期一个总线周期一个总线周期T1T3T2T4CLKAD15AD0A19/S6A16/S3BHE/S7ALEDT/RDENS7S3地址输出地址输出数据输入数据输入MRDC/IORCS2S0S2S0S2S0无效无效 BHEA19A164.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期最大模式读时序最大模式读时序一个总线周期一个总线周期T1T3T2T4CLKAD15AD0A19/S6A16/S3BHE/S7ALEDENS7S3地址输出地址输出数据输出数据输出MWTC/IOWCS2S0S2S0S2S0无效无效 BHEA19A16AMWC/AIOWC4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期最大模式写时序最大模式写时序3、中断响应时序、中断响应时序 8086最最大大模模式式下下的的中中断断响响应应周周期期与与最最小小模模式式下下的的中中断断响响应应周期基本相同，但周期基本相同，但ALE信号和信号和 信号是由信号是由8288产生的。产生的。图图2-23 8086 CPU最大方式的中断响应周期时序图最大方式的中断响应周期时序图4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期4、总线请求和允许时序、总线请求和允许时序图图2-24 8086 CPU最大方式的总线保持与响应周期时序图最大方式的总线保持与响应周期时序图4.5 4.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期(1) 该时序是通过该时序是通过 或或 引脚来控制的；引脚来控制的；(2) 在在最最大大模模式式中中，总总线线请请求求由由其其它它的的CPU发发出出；而而最最小小模模式式中中总总线线保持请求由系统主控者发出。保持请求由系统主控者发出。8087，8089输出（请求）输出（请求）8086输出（允许）输出（允许）8087，8089使用总线使用总线8087，8089释放总释放总线线8086使用总线使用总线8086使用总线使用总线 8086释放总释放总线线练习与作业练习与作业2.PSW中状态标志、控制标志各位的含义是什么？1.16位的寄存器问题： BX,BP,SP,SI,DI,IP存放的偏移地址在构成物理地址时，如何与段寄存器配合使用？3. 逻辑地址与物理地址是如何定义的？差别在那里？4. 存储器是怎样编址的？同一个地址既可以看作字节单元地址，又可看作字单元地址，怎样理解？5.存储器分段有那些规定？6.系统加电复位时，会自动转到那个单元执行？7.如何理解每个存储单元只有唯一的物理地址。 但可由不同的段地址和不同的偏移地址组成？8.8086/8088时怎样解决地址总线和数据总线的复用问题的？ALE信号何时处于有效电平?9.8086系统最大模式与最小模式有何区别？画出最小模式下的配置，并标出主要信号的连接关系。11. 某程序数据段中有两个数据字1234H和5A6BH，若 已知DS=5AA0H，它们的偏移地址分别为245AH和3245H，试画出它们在储存器中的存放情况。10.假设某中断的类型码为2CH，试写出该中断的中断向量地址。又设该中断向量的内容为12H、22H、33H和44H（地址由低到高），请问该中断程序的入口地址是什么？反过来，如果已知某中断的中断向量的地址为0000：004CH，请问该中断的中断类型码是多少？课后作业：课后作业：P107 4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.10 4.11 4.12 4.13 4.148086 CPU 何时执行总线操作？何时执行总线操作？8086 CPU有哪些基本的总线操作。有哪些基本的总线操作。中中断断的的分分类类怎怎样样？什什么么是是开开中中断断？什什么么是是中中断向量？断向量？简述可屏蔽中断的执行过程。简述可屏蔽中断的执行过程。简述中断处理子程序的结构。简述中断处理子程序的结构。已已知知某某中中断断类类型型码码为为1CH，请请计计算算出出其其对对应应的中断向量地址。的中断向量地址。本章结束本章结束