4.14.1概概 述述一、时序电路的特点一、时序电路的特点1. 定义定义 任何时刻电路的任何时刻电路的输出，不仅和该时刻输出，不仅和该时刻的输入信号有关，而的输入信号有关，而且还取决于电路原来且还取决于电路原来的状态。的状态。2. 电路特点电路特点(1) 与时间因素与时间因素 (CP) 有关；有关；(2) 含有记忆性的元件含有记忆性的元件( (触发器触发器) )。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1ql输输入入输输出出4.2 4.2 时序电路逻辑功能表示方法时序电路逻辑功能表示方法1. 逻辑表达式逻辑表达式(1) 输出方程输出方程(3) 状态方程状态方程(2) 驱动方程驱动方程2. 状态表、卡诺图、状态图和时序图状态表、卡诺图、状态图和时序图组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP3. 时序逻辑电路分类时序逻辑电路分类(1) 按逻辑功能划分：按逻辑功能划分：计数器、寄存器、读计数器、寄存器、读/写存储器、写存储器、顺序脉冲发生器等。顺序脉冲发生器等。(2) 按时钟控制方式划分：按时钟控制方式划分：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新要更新状态的触发器同时翻转。状态的触发器同时翻转。异步时序电路异步时序电路电路中所有触发器没有共用一个电路中所有触发器没有共用一个 CP。(3) 按输出信号的特性划分：按输出信号的特性划分：存储存储电路电路Y(tn)输出输出WQX(tn)输入输入组合组合电路电路CPY(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路4.3 时序电路的基本分析和设计方法时序电路的基本分析和设计方法4.3.1 时序电路的基本分析方法时序电路的基本分析方法1. 分析步骤分析步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图CP触触发发沿沿特特性性方方程程输出方程输出方程状态方程状态方程计算计算2. 分析举例分析举例写方程式写方程式写方程式写方程式时钟方程时钟方程输出方程输出方程( ( ( (同步同步同步同步) ) ) )驱动方程驱动方程状态方程状态方程特性方程特性方程 例例 4.3.1 解解 1J1KC11J1KC11J1KC1&FF1FF0FF2CPY计算，列状态转换表计算，列状态转换表计算，列状态转换表计算，列状态转换表CPQ2 Q1 Q0 Y0123450120 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 110 1 01画状态转换图画状态转换图画状态转换图画状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环有效状态和有效循环010101/1/1无效状态和无效循环无效状态和无效循环能否自启动能否自启动?能自启动：能自启动： 存在无效状态，但没有存在无效状态，但没有形成循环。形成循环。不能自启动：不能自启动： 无效状态形成循环。无效状态形成循环。画时序图画时序图画时序图画时序图000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿触发下降沿触发Q2Q1Q0000001011111110100000Y 例例 4.3.2 时钟方程时钟方程输出方程输出方程驱动方程驱动方程 解解 写方程式写方程式写方程式写方程式驱动方程驱动方程状态方程状态方程10110100Q2n+1SQ2nQ1nQ0n00 01 11 10010010010001 11 1010101010Q1n+1SQ2nQ1nQ0n00 01 11 10101010000001 11 1010011001Q0n+1SQ2nQ1nQ0n00 01 11 10100110010001 11 10状态状态状态状态转换表转换表转换表转换表输入输入现态现态次态次态输出输出SQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y1Y200000000111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 00 00 00 00 00 00 00 00 10 00 00 00 00 01 00 01 1状态图状态图状态图状态图000 001 /00010 /00011 /00100 /00101 /001100/001110/000/011/101101111/00能自能自启动启动S/Y1Y21/11000 001 /00010 /00011 /00100 /00101 /001100/001110/000/011/101101111/00画时序图画时序图画时序图画时序图当当 S = 0 时，每时，每 8 个个 CP 一个循环；一个循环；当当 S =1 时，每时，每 6 个个 CP 一个循环。一个循环。 例例 4.3.3 异步时序电路异步时序电路1DC11DC11DC1&FF1FF0FF2CP& 解解 时钟方程时钟方程驱动方程驱动方程状态状态方程方程(CP 有效有效)(Q0 有效有效)(CP 有效有效)写方程式写方程式写方程式写方程式现态现态次态次态输出输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1时钟条件时钟条件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1求状态转换表求状态转换表求状态转换表求状态转换表CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0101000000110011000010001现态现态次态次态输出输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1时钟条件时钟条件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1求状态转换表求状态转换表求状态转换表求状态转换表CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0101000000110011000010001000001 010 011 100101 110 111能自能自启动启动画时序图画时序图画时序图画时序图000001 010 011 100不画不画无无效状态效状态1 2 3 4 5CPQ0Q0Q1Q24.3.2 时序电路的基本设计方法时序电路的基本设计方法1. 设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（状态方程）（状态方程）求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动2. 设计举例设计举例按如下状态图设计时序电路。按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1 解解 已给出最简状态图，若用同步方式：已给出最简状态图，若用同步方式：输出方程输出方程输出方程输出方程00 01 11 1001 Y000001 为方便，略去为方便，略去右上角右上角 标标n。状态方程状态方程状态方程状态方程00 01 11 1001 101010 0100011 例例 4.3.4 选用选用 JK 触发器触发器驱动方程驱动方程驱动方程驱动方程约束项约束项逻辑图逻辑图逻辑图逻辑图CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：检查能否自启动：检查能否自启动：检查能否自启动：110111000能能自启动自启动/0/1 例例 4.3.5 按如下状态图设计时序电路。按如下状态图设计时序电路。000 /00001010011100101 /00 /001/001/001101/001111/000 0/10/101 1/01/01P/Y1Y2 解解 时钟方程时钟方程时钟方程时钟方程输出方程输出方程输出方程输出方程 0100PQ2nQ1nQ0n00 01 11 10000000000001 11 10Y1 0000PQ2nQ1nQ0n00 01 11 10000001000001 11 10Y2选用上升沿触发的选用上升沿触发的 D 触发器触发器000 /00001010011100101 /00 /001/001/001101/001111/000 0/10/101 1/01/01状态方程状态方程状态方程状态方程驱动方程驱动方程驱动方程驱动方程= D0= D1= D2逻辑图等逻辑图等逻辑图等逻辑图等 ( (略略略略) )Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q0n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q2n+1 Q0n+11/1 例例 4.3.6 设计设计 一个串行数据检测电路，要求连续输入一个串行数据检测电路，要求连续输入3个个 或或 以以上上1时输出为时输出为 1，否则为，否则为 0。 解解 逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图S0 原始状态原始状态(0)S1 输入输入1个个1S2 连续输入连续输入 2 个个 1S3 连续输入连续输入 3 或或 3 个以上个以上 1S0S1S2S3X 输入数据输入数据Y 输出数据输出数据0/01/00/01/00/00/01/1状态化简状态化简状态化简状态化简0/00/0S0S1S20/01/00/01/00/01/1状态分配、状态编码、状态图状态分配、状态编码、状态图状态分配、状态编码、状态图状态分配、状态编码、状态图S0S1S20/01/00/01/00/01/1M = 3，取取 n = 2S0 = 00S1 = 01S2 = 110001110/01/00/01/00/01/1选触发器、写方程式选触发器、写方程式选触发器、写方程式选触发器、写方程式选选 JK ( ) 触发器触发器, ,同步同步方方式式输出方程输出方程输出方程输出方程Q1nQ0nX0100 01 11 10Y000001 Q11Q01状态方程状态方程状态方程状态方程驱驱驱驱动动动动方方方方程程程程约束项约束项&逻逻逻逻辑辑辑辑图图图图CPX1Y1J1KC1FF0Q0无效状态无效状态 10000010000/01111 111/1能自能自启动启动Q11KC1FF1&1J4.4 寄存器寄存器(Register and Random Access Memory)4.4.1 寄存器的主要特点和分类寄存器的主要特点和分类一、一、 概念和特点概念和特点(一一) 概念概念寄存：寄存：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。寄存器寄存器：具有寄存功能的电路具有寄存功能的电路。(二二) 特点特点 主要由触发主要由触发器构成器构成,一般一般不对存储内容不对存储内容进行处理。进行处理。并行并行输入输入并行并行输出输出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信号控制信号控制信号控制信号1 0 1 01 0 1 01 0 1 01 0 1 00 0 1 1 0 0 1 10 0 1 1 0 0 1 1串行串行输入输入串行串行输出输出二、二、 分类分类(一一) 按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )(二二) 按按开关元件开关元件分分TTL 寄存器寄存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型触发器型触发器锁存器锁存器寄存器阵列寄存器阵列单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器( (多位多位 D 型触发器型触发器) )( (同同 TTL) )4.4.2 基本寄存器基本寄存器 一个触发器可以存储一个触发器可以存储 位二进制信号；寄存位二进制信号；寄存 n 位位二进制数码，需要二进制数码，需要 个触发器。个触发器。1 n一、一、4 边沿边沿 D 触发器触发器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CPCPCR异步清零异步清零00000同步送数同步送数1d0d1d2d3 保保保保 持持持持特点：特点：并入并出，结构简单，抗干扰能力强。并入并出，结构简单，抗干扰能力强。二二 、双、双 4 位锁存器位锁存器 (74116)(一一) 引脚排列图和逻辑功能示意图引脚排列图和逻辑功能示意图7411674116Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB异步清零异步清零送数送数控制控制数码并行输入数码并行输入数码并行输出数码并行输出(二二) 逻辑功能逻辑功能清零清零送数送数保持保持 4.4.3 移位寄存器移位寄存器一、单向移位寄存器一、单向移位寄存器右移寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3时钟方程时钟方程驱动方程驱动方程状态方程状态方程Di000000001011100000000111100000001011000001101100000101000001000000100000左移寄存器左移寄存器Di左移左移输入输入左移左移输出输出驱动方程驱动方程状态方程状态方程主要特点：主要特点：1. 输入数码在输入数码在 CP 控制下，依次右移或左移；控制下，依次右移或左移； 2. 寄存寄存 n 位二进制数码。位二进制数码。N 个个CP完成完成串行输入串行输入，并可，并可从从Q0 Q3 端获得端获得并行并行输出，再经输出，再经 n 个个CP又获得又获得串行输出串行输出。3. 若串行数据输入端为若串行数据输入端为 0，则，则 n 个个CP后寄存器被清零。后寄存器被清零。Q3CPCPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3二、双向移位寄存器二、双向移位寄存器( (自学自学) )三、集成移位寄存器三、集成移位寄存器(一一) 8 位单向移位寄存器位单向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13 12 11 10 9 87416474164VCC Q7 Q6 Q5 Q4 CR CP7416474164Q7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB异步异步清零清零0 0 0 0 0 0 0 0保持保持不变不变0 0 1 1（二）（二）4 位双向移位寄存器位双向移位寄存器 74LS194( (略略) ) 1 1送数送数4.4.4 移位寄存器型计数器移位寄存器型计数器结结构构示示意意图图Q0Q1Qn1C11DFF0CPCPC11DFF1C11DFFn1反馈逻辑电路反馈逻辑电路Dn1D0D1特点：特点：电路结构简单，计数顺序一般为非自然态序，电路结构简单，计数顺序一般为非自然态序，用途极为广泛。用途极为广泛。一、环形计数器一、环形计数器(一一) 电路组成电路组成Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3(二二) 工作原理工作原理1000010000100001有效循环有效循环000011110101101011000110001110011101111001111011无无效效循循环环( (三三) ) 能自启动的环型计数器能自启动的环型计数器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3&Q0Q1Q2Q31110011100111111110111000110100000010100001000001001101001011011二、扭环形计数器二、扭环形计数器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3 0000 0000100010001100110011101110 00010001001100110111011111111111010001001010 1010 1101 1101 01100110 10011001 0010 00100101010110111011有效循环有效循环无效循环无效循环