第4章 MCS-51单片机系统的扩展技术 主要内容：MCS-51单片机系统扩展的根本原理和方法。常用器件的选择和运用，常用总线规范和典型接口电路。要求学生掌握单片机系统扩展的原理、方法，并能根据工程要求进展系统扩展。重点在于常用器件的选择和运用，常用总线规范和典型接口电路，单片机系统扩展的根本原理和方法。难点在于存储器地址重叠，灵敏运用所学知识根据实践需求进展系统扩展。 4.1 MCS-514.1 MCS-51单片机系统扩展概述单片机系统扩展概述 系统扩展是指为加强单片机某方面功能，在最小运用系统根底上，添加一些外围功能部件而进展的扩展。4.1.1 MCS-51系列单片机的外部扩展原理 1MCS-51系列单片机的片外总线构造 MCS-51系列单片机具有很强的外部扩展功能。其外部扩展都是经过三总线进展的。 1地址总线AB 地址总线用于传送单片机输出的地址信号，宽度为16位， P0口经锁存器提供低8位地址，锁存信号是由CPU的ALE引脚提供的；P2口提供高8位地址。2数据总线DB 数据总线是由P0口提供的，宽度为8位。3控制总线CB 控制总线实践上是CPU输出的一组控制信号。 MCS-51单片机经过三总线扩展外部设备的总体构造图如以下图所示。 2MCS-51系列单片机系统的扩展才干系列单片机系统的扩展才干 片外可扩展存储器的最大容量为216=64KB，地址范围为0000HFFFFH。允许片外程序存储器和数据存储器的地址重叠。 I/O接口的编址方法：一种是独立编址，另一种是一致编址。MCS-51单片机采用了一致编址方式，即I/O端口地址与外部数据存储单元地址共同运用0000HFFFFH64KB。当MCS-51单片机运用统扩展较多外部设备和I/O接口时，要占去大量的数据存储器的地址。4.1.2 MCS-514.1.2 MCS-51单片机系统地址空间的分配单片机系统地址空间的分配 系统空间分配：经过适当的地址线产生各外部扩展器件的片选/使能等信号就是系统空间分配。 编址：编址就是利用系统提供的地址总线，经过适当的衔接，实现一个编址独一地对应系统中的一个外围芯片的过程。编址就是研讨即系统地址空间的分配问题。 片内寻址：假设某芯片内部还有多个可寻址单元，那么称为片内寻址。 编址的方法：芯片的选择是由系统的高位地址线经过译码实现的，片内寻址直接由系统低位地址信息确定。 产生外围芯片片选信号的方法有三种：线选法、全地址译码法和部分译码法。 线线选选法法：直直接接以以系系统统空空闲闲的的高高位位地地址址线线作作为为芯芯片片的的片片选选信信号号。优优点点是是简简单单明明了了，无无须须另另外外添添加加电电路路，缺缺陷陷是是寻寻址址范范围围不不独独一一，地地址址空空间间没没有有被被充充分分利利用用，可可外外扩扩的的芯芯片片的的个个数数较较少少。线线选选法法适适用用于于小小规规模模单单片片机机运运用用系系统统中中片片选选信信号号的产生。的产生。2. 2. 全地址译码法全地址译码法 全全地地址址译译码码法法：利利用用译译码码器器对对系系统统地地址址总总线线中中未未被被外外扩扩芯芯片片用用到到的的高高位位地地址址线线进进展展译译码码，以以译译码码器器的的输输出出作作为为外外围围芯芯片片的的片片选选信信号号。常常用用的的译译码码器器有有：74LS74LS，74LS74LS，74LS15474LS154等等。优优点点是是存存储储器器的的每每个个存存储储单单元元只只需需独独一一的的一一个个系系统统空空间间地地址址，不不存存在在地地址址重重叠叠景景象象；对对存存储储空空间间的的运运用用是是延延续续的的，能能有有效效地地利利用用系系统统的的存存储储空空间间。缺缺陷陷是是所所需需地地址址译译码码电电路路较较多多，。全全地地址址译译码码法法是是单单片片机运用系统设计中经常采用的方法。机运用系统设计中经常采用的方法。 1. 1. 线选法线选法 3. 3. 部分地址译码法部分地址译码法 部部分分地地址址译译码码法法：单单片片机机的的未未被被外外扩扩芯芯片片用用到到的的高高位位地地址址线线中中，只只需需一一部部分分参参与与地地址址译译码码，其其他他部部分分是是悬悬空空的的。优优点点是是可可以以减减少少所所用用地地址址译译码码器器的的数数量量。 缺缺陷陷是是存存储储器器每每个个存存储储单单元元的的地地址址不不是是独独一一的的，存存在在地地址址重重叠叠景景象象。因因此此，采采用用部部分分地地址址译译码码法法时时必必需需把把程程序序和和数数据据存存放放在在根根本本地地址址范范围围内内，以以防防止止因因地地址址重叠引起程序运转的错误。重叠引起程序运转的错误。4.2 4.2 存储器的扩展存储器的扩展 存储器是计算机系统中的记忆安装，用来存放要运转的程序和程序运转所需求的数据。单片机系统扩展的存储器通常运用半导体存储器，根据用途可以分为程序存储器普通用ROM和数据存储器普通用RAM两种类型。 MCS-51单片机对外部存储器的扩展应思索的问题： 1选择适宜类型的存储器芯片 只读存储器 ROM 常用于固化程序和常数，可分为掩膜ROM、可编程PROM、紫外线可擦除EPROM和电可擦除E2PROM几种。假设所设计的系统是小批量消费或开发产品，那么建议运用EPROM和E2PROM；假设为成熟的大批量产品，那么应采用PROM或掩膜ROM 。 随机存取存储器 RAM 常用来存取实时数据、变量和运算结果。可分为静态RAMSRAM和动态RAMDRAM两类。假设所用的RAM容量较小或要求较高的存取速度，那么宜采用SRAM；假设所用的RAM容量较大或要求低功耗，那么应采用DRAM，以降低本钱。 此外，还可以选择OTP ROM、Flash存储器、FRAM、NVSRAM、用于多处置机系统的DSRAM双端口RAM等。2任务速度匹配 MCS-51的访存时间单片机对外部存储器进展读写所需求的时间必需大于所用外部存储器的最大存取时间存储器的最大存取时间是存储器固有的时间 3选择适宜的存储容量 在MCS-51运用系统所需存储容量不变的前提下，假设所选存储器本身存储容量越大，那么所用芯片数量就越少，所需的地址译码电路就越简单。4合理分配存储器地址空间的分配 存储器的地址空间的分配必需满足存储器本身的存储容量，否那么会呵斥存储器硬件资源的浪费。5合理选择地址译码方式 可根据实践运用系统的详细情况选择线选法、全地址译码法、部分地址译码法等地址译码方式。 4.2.1 4.2.1 程序存储器扩展程序存储器扩展 单片机内部没有单片机内部没有ROM,ROM,或虽有或虽有ROMROM但容量太小时但容量太小时, ,必必需扩展外部程序存储器方能任务。最常用的需扩展外部程序存储器方能任务。最常用的ROMROM器件器件是是EPROMEPROM。 1. 1. 常用常用EPROMEPROM程序存储器程序存储器 EPROM EPROM主要是主要是2727系列芯片，如系列芯片，如:2764(8K)/27128(16K) /27256(32K)/27040(512K):2764(8K)/27128(16K) /27256(32K)/27040(512K)等，等，普通选择普通选择8KB8KB以上的芯片作为外部程序存储器。其引以上的芯片作为外部程序存储器。其引脚图如以下图所示。脚图如以下图所示。 引脚符号的含义和功能如下：引脚符号的含义和功能如下：D7D7D0D0：三态数据总线；：三态数据总线；A0A0AiAi：地地址址输输入入线线，i=12i=121515。27642764的的地地址址线线为为1313位位，i=12i=12；2751227512的地址线为的地址线为1616位，位，i=15i=15； ：片选信号输入线；：片选信号输入线； ：输出允许输入线；：输出允许输入线；VPPVPP：编程电源输入线；：编程电源输入线； ：编程脉冲输入线；：编程脉冲输入线； VCC VCC：电源；：电源；GNDGND：接地；：接地；NCNC：空引脚。：空引脚。 273227512芯片的读、维持操作方式各引脚的形状如下表所示。 2. 2. 地址锁存器地址锁存器 程序存储器扩展时，还需求地址锁存器，地址锁存器常用的有带三态缓冲输出的8D锁存器74LS373、带有去除端的74LS273。 74LS373是带有三态门的8D锁存器，当三态门的使能信号线 为低电平常，三态门处于导通形状，允许锁存器输出，锁存控制端为11脚LE，采用下降沿锁存，控制端可以直接与CPU 的地址锁存控制信号ALE相连。 74LS273是带有去除端的8D触发器，只需在去除端坚持高电平常，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。 CPU 的ALE信号必需经过反相器反相之后才干与74LS273的控制端CLK 端相连。 地址锁存器运用74LS373较多。引脚图如下页图所示。与8051衔接电路如下页图所示。3典型扩展电路典型扩展电路 MCS-51外扩存储器时应思索锁存器的选择与衔接，译码方式，存储器的选择与衔接。访问程序存储器的控制信号有： ALE-地址锁存信号 PSEN-片外程序存储器读信号 EA-片内、外程序存储器访问选择信号 EA=0：访问片外；EA=1：访问片内。8051扩展2764的电路衔接方法：数据线：P0口接EPROM的D0D7 ；地址线： 2764容量为8KB，213=8KB，需求A0A12共13根地址线。P0口经地址锁存器后接EPROM的A0A7 ； 为了与片内存储器的空间地址衔接，P2.0P2.3接EPROM的A8A11 ， P2.4经非门后与A12衔接。控制线：ALE接373的LE，PSEN接EPROM的OE，EA接VCC，只需一片EPROM，片选CE接地。扩展电路如下： 2764的地址范围为：1000H2FFFH。8051片内存储器的范围为： 0000H0FFFH。4. 4. 超出超出64KB64KB容量程序存储器的扩展容量程序存储器的扩展 MCS-51单片机提供16位地址线，可直接访问程序存储器的空间为64 KB216，假设系统的程序总容量需求超越64 KB，可以采用区选法来实现。单片机系统的程序存储器每个区为64 KB，由系统直接访问，区与区之间的转换经过控制线的方式来实现。如以下图所示为系统扩展128 KB程序存储空间264 KB表示图。 P1.0输出高电平，访问A芯片； P1.0输出低电平，访问B芯片。4.2.2 4.2.2 数据存储器扩展数据存储器扩展 单片机内部的RAM为128B或256B，有的单片机运用系统需求扩展外部数据存储器RAM (如数据采集系统数据量较大，需求专设 RAM或 Flash RAM)。最常用的 RAM器件是静态RAM SRAM 。1. 常用静态RAM存储器 常用的SRAM有6116(2K)、6264(8K)、62128(16K)、62256(32K)、 628128(128K)等。普通选择8KB以上的芯片作为外部程序存储器。其引脚图如下页图所示。 引脚符号的含义和功能如下：引脚符号的含义和功能如下：D7D7D0D0：双向三态数据总线；：双向三态数据总线；A0A0AiAi：地址输入线：地址输入线i=10i=1061166116芯片，芯片，i=12i=1262646264芯片，芯片，i=14i=146225662256芯片；芯片； ：片选信号输入端，低电平有效；：片选信号输入端，低电平有效；CS2CS2：片选信号输入端，高电平有效仅：片选信号输入端，高电平有效仅62646264芯片有；芯片有； ：读选通讯号输入线，低电平有效；：读选通讯号输入线，低电平有效； ：写选通讯号：写选通讯号 输入线，输入线， 低电平有效；低电平有效；VccVcc：电源：电源+5V+5V；GNDGND：地。：地。 静态RAM存储器有三种任务方式：数据的读出、写入和维持，其操作控制如下表所示。 MCS-51扩展数据存储器与扩展程序存储器电路的异同：扩展数据存储器与扩展程序存储器电路的异同：1所用的地址总线，数据总线完全一样；所用的地址总线，数据总线完全一样；2读读/写控制线不同：扩展程序存储器的读选通讯号由写控制线不同：扩展程序存储器的读选通讯号由 PSEN 控制，扩展数据存储器的读、写控制线用控制，扩展数据存储器的读、写控制线用RD 、WR分别控制存储器芯片的分别控制存储器芯片的OE和和WE ；3数据存储器与程序存储器的地址可以重叠，由于扩展它们数据存储器与程序存储器的地址可以重叠，由于扩展它们的控制信号不同。的控制信号不同。4I/O扩展的地址空间与数据存储器扩展的空间是共用的，扩展的地址空间与数据存储器扩展的空间是共用的，所以扩展数据存储器涉及到的问题远比扩展程序存储器扩展多。所以扩展数据存储器涉及到的问题远比扩展程序存储器扩展多。 2.2.数据存储器典型扩展电路数据存储器典型扩展电路 MCS-51扩展6264的电路衔接方法：数据线：P0口接RAM的D0D7 ；地址线： 6264容量为8KB，213=8KB，需求A0A12共13根地址线。P0口经地址锁存器后接RAM的A0A7 ； P2.0P2.4接RAM的A8A12 。控制线：ALE接373的LE，RD接RAM的OE、WR接RAM的WE，只需一片EPROM，且系统无其他I/O接口及外围设备扩展，片选CE可以接地。扩展电路如下页图所示。6264的地址范围为：0000H1FFFH。例例题题 在在上上页页图图的的数数据据存存储储器器扩扩展展电电路路中中，将将片片内内RAM 以以50H单元开场的单元开场的16个数据，传送片外数据存储器个数据，传送片外数据存储器0000H开场的单元中。开场的单元中。程序如下：程序如下： ORG 1000H MOV R0, #50H ; 数据指针指向片内数据指针指向片内50H单元单元 MOV R7, #16 ; 待传送数据个数送计数存放器待传送数据个数送计数存放器 MOV DPTR, #0000H ; 数数据据指指针针指指向向数数据据存存储储器器6264的的0000H单元单元 AGAIN: MOV A, R0 ; 片内待输出的数据送累加器片内待输出的数据送累加器A MOVX DPTR, A ; 数据输出至数据存储器数据输出至数据存储器6264 INC R0 INC DPTR ; 修正数据指针修正数据指针 DJNZ R7, AGAIN ; 判别数据能否传送完成判别数据能否传送完成 RET END4.2.3 MCS-51对外部存储器的扩展对外部存储器的扩展 以下图所示的8031扩展系统中，外扩了16KB程序存储器运用两片2764芯片和8KB数据存储器运用一片6264芯片。采用全地址译码方式，P2.7用于控制24译码器的任务，P2.6, P2.5参与译码，且无悬空地址线，无地址重叠景象。1# 2764, 2# 2764, 3# 6264的地址范围分别为：0000H1FFFH, 2000H3FFFH, 40005FFFH。 4.2.4 程序存程序存储空空间和数据存和数据存储空空间的混合的混合 在硬件构造上将 信号和 信号相“与后衔接到RAM芯片的读选通端，这样就能使程序存储空间和数据存储空间混合。如右图所示。将程序装入6264中，很容易进展读写修正，执行程序时，由信号选通RAM读出。调试经过后，再 将 RAM6264互 换 成EPROM2764。4.3 并行并行I/O口的扩展口的扩展 MCS-51单片机具有四个并行8位I/O口即P0, P1, P2, P3，原理上这四个I/O口均可用做双向并行I/O接口，但在实践运用中，可提供应用户运用的I/O口只需P1口和部分P3口线及作为数据总线用的P0口。,在单片机的I/O口线不够用的情况下，可以借助外部器件对I/O口进展扩展。可资选用的器件很多，方案也有多种。4.3.1 概述 1. 单片机I/O口扩展方法 并行I/O口扩展的目的：为外围设备提供一个输入输出通道。 1并行总线扩展的方法 2串行口扩展方法 3I/O端口模拟串行方法 这里只引见总线扩展方式下I/O接口的扩展方法。 2. MCS-512. MCS-51单片机扩展并行单片机扩展并行I/OI/O口的扩展性能口的扩展性能 访访问问扩扩展展I/OI/O口口的的方方法法与与访访问问数数据据存存储储器器完完全全一一样样，运运用用一一样的指令，一切扩展的样的指令，一切扩展的I/OI/O口与片外数据存储器一致编址。口与片外数据存储器一致编址。 利利用用串串行行口口扩扩展展法法扩扩展展的的外外部部并并行行I/OI/O口口不不占占用用外外部部RAMRAM地地址址空间。空间。 利利用用并并行行总总线线扩扩展展的的方方法法扩扩展展外外部部并并行行I/OI/O口口时时，必必需需留留意意P0, P0, P2, P2, P3P3口口的的负负载载问问题题，假假设设负负载载才才干干不不够够，必必需需进进展展总总线线驱动才干扩展。驱动才干扩展。 扩扩展展外外部部并并行行I/OI/O口口对对外外设设的的硬硬件件具具有有依依赖赖性性驱驱动动功功率率、电平匹配、干扰抑制、隔离等。电平匹配、干扰抑制、隔离等。4.3.2 4.3.2 普通并行普通并行I/OI/O口扩展口扩展 普通并行I/O口在扩展时，它们的选通端或时钟信号端要与地址线和控制线的逻辑组合输出端相连。其特点是电路简单、本钱低、配置灵敏方便等特点，运用广泛。 1扩展并行输出口 1用74LS 377扩展并行输出口 74LS377是带有输出允许端的8D锁存器，硬件电路如右图所示。 程序如下： MOV DPTR, #7FFFH ; 数据指针指向74LS377 MOV A, 60H ; 输出的60H单元数据送累加器A MOVX DPTR, A ; P0口将数据经过74LS377输出 2用74LS374扩展并行输出口 74LS374是具有三态输出的8D边沿触发器，与单片机接口电路如以下图所示，74LS374的地址为7FFFH。 程序如下：程序如下： MOV DPTR, #7FFFH MOV A, 60H MOVX DPTR, A2扩展并行输入口扩展并行输入口 用单向总线缓冲器用单向总线缓冲器74LS244扩展并行输入口扩展并行输入口 ，硬件电路如，硬件电路如以下图所示。以下图所示。74LS244的地址为的地址为7FFFH。程序如下：程序如下： MOV DPTR, #7FFFH ; 数据指针指向数据指针指向74LS244 MOVX A, DPTR ; 外部数据经过外部数据经过74LS244送入累加器送入累加器A MOV 61H, A ; 数据送数据送61H单元保管单元保管 4.3.3 可编程并行可编程并行I/O接口芯片扩展接口芯片扩展 可编程I/O接口芯片的特点：顺应多种功能需求，运用灵敏，可扩展多个并行I/O口，可以编程设定为输入或输出口，运用非常广泛。 1可编程并行口8255A芯片 Intel 8255A芯片是通用可编程并行接口电路，广泛运用于单片机扩展并行I/O口。它具有3个8位并行口PA, PB和PC，一个8位的数据口D0D7 ，PC口分高4位和低4位。高4位可与PA口合为一组(A组),低4位可与PB口合为一组(B组) ，PC口可按位置位/复位。40条引脚，DIP封装。 引脚图如右图所示。 18255A的3种任务方式方式0根本输入/输出方式：不需求任何选通讯号，适宜于无条件传输数据的设备，数据输出有锁存功能，数据输入有缓冲无锁存功能。方式1选通输入/输出方式：A组包括A口和C口的高四位PC7PC4，A口可由程序设定为输入口或输出口，C口的高四位那么用来作为输入/输出操作的控制和同步信号；B组包括B口和C口的低四位PC3PC0，功能和A组一样。方式2双向I/O口方式：仅A口有这种任务方式，B口无此任务方式。此方式下，A口为8位双向I/O口，C口的PC7PC3用来作为输入输出的控制和同步信号。此时，B口可以任务在方式0或方式1。 8255A在不同的任务方式下，各口线的功能如下表所示。 28255A的控制操作形状 8255A芯片的任务方式是经过地址线A1, A0选择端口、经过读写控制逻辑的组合形状来实现的。其操作形状如下表所示。 38255A芯片的控制字 8255A芯片的初始化编程是经过对控制口写入控制字的方式实现的 。方式控制字：字控制8255A芯片三个端口的任务方式，特征是最高位为1。如以下图所示。 C口的按位置位/复位控制字：C口具有位操作才干，其每一位都可以经过软件设置为置位或复位。其特征是最高位为0。格式如以下图所示。4接口与编程方法 MCS-51单片机外扩8255A芯片的电路原理图如以下图所示。8255A芯片内部已有数据总线驱动器，可以直接与MCS-51单片机总线相衔接P0口接D0D7。8255A的RESET， ， 分别与MCS-51单片机的RESET， ， 相连， 接P2.7，单片机地址线最低2位分别接8255A芯片的A1，A0。PA, PB, PC及控制存放器的地址分别是7FFCH, 7FFDH, 7FFEH和7FFFH。 例例题题 如如图图上上页页所所示示，假假设设8255A8255A芯芯片片的的PAPA接接一一组组8 8只只形形状状指指示示灯灯，PBPB接接一一组组8 8个个开开关关，现现须须将将开开封封锁锁合合的的形形状状输输入入到到片片内内60H60H单单元元保保管管，将将70H70H单单元元的的内内容容送送形形状状指指示示灯灯显显示示，并并置置位位PC7PC7引引脚，编写相应程序。脚，编写相应程序。解解：根根据据题题意意，设设置置8255A8255A的的A A口口方方式式0 0输输出出，B B口口方方式式0 0输输入入，C C口口高高四四位位输输出出，那那么么8255A8255A的的方方式式字字为为82H82H10000010B10000010B，C C口口置置位位/ /复复位位字字为为0FH0FH00001111B00001111B，8255A8255A的的方方式式字字及及置置位位/ /复复位位控制字地址为控制字地址为7FFFH7FFFH。初始化过程及输入。初始化过程及输入/ /输出的程序如下：输出的程序如下： ORG 1000H ORG 1000H DSP8255: DSP8255: MOV MOV DPTR, DPTR, #7FFFH #7FFFH ; ; 数数据据指指针针指指向向8255A8255A控制口控制口 MOV A, #82H MOV A, #82H MOVX DPTR, A MOVX DPTR, A; ; 任务方式字送任务方式字送8255A8255A控制口控制口 MOV A, #0FH MOV A, #0FH MOVX DPTR, A MOVX DPTR, A ; ; C C口口置置位位/ /复复位位字字送送8255A8255A控控制口制口 MOV DPTR, #7FFDH MOV DPTR, #7FFDH ; ; 数数据据指指针针指指向向8255A 8255A 的的B B口口 MOVX A, DPTR MOVX A, DPTR MOV 60H, A MOV 60H, A; ; 将将B B口口开开关关形形状状送送入入60H60H单元单元 MOV DPTR, #7FFCH MOV DPTR, #7FFCH ; ; 数数据据指指针针指指向向8255A 8255A 的的A A口口 MOV A, 70H MOV A, 70H MOVX DPTR, A MOVX DPTR, A; ; 70H70H单单元元内内容容A A口口指指示示灯灯显显示示 RET RET END END 2RAM/IO扩展芯片扩展芯片8155 1功能与引脚 8155芯片内具有256B的静态RAM，2个8位可编程并行I/O口PA、PB， 1个6位可编程并行I/O口PC， 1个14位计数器。其特点是接口简单、内部资源丰富、运用广泛。引脚图如右图所示。28155芯片的RAM和I/O地址编码 8155的I/O端口及RAM地址在单片机运用系统中与外部数据存储器是一致编址的，其控制操作如左下表所示，对应I/O口存放器的地址编码如右下表所示。 3命令/形状存放器 8155芯片的命令/形状存放器物理上只需一个端口地址，对该端口写操作，命令字被写入命令存放器；对该端口读操作，那么从形状存放器读出形状字。8155的命令字格式如以下图所示。 8155的形状字格式如以下图所示。 8155有有2种任务方式：根本种任务方式：根本I/O和选通和选通I/O。4定时器/计数器 8155芯片内有一个14位的减法计数器，可对输入脉冲进展减法计数，它可以在0002H3FFFH之间选择计数器初值，TIMER IN为定时器时钟输入引脚，TIMER OUT为定时器输出引脚，可输出方波、脉冲等信号。定时器的计数单元和任务方式由8155内部两个存放器确定。格式如以下图所示。其中，高字节存放器的最高两位M2, M1用于设定定时器/计数器的任务方式。 M2，M1 定义定时/计数器从TIMEROUT输出信号的方式： M2M2，M1=00 M1=00 输出单个方波输出单个方波M2M2，M1=01 M1=01 输出延续方波输出延续方波M2M2，M1=01 M1=01 输出单个脉冲输出单个脉冲M2M2，M1=01 M1=01 输出延续脉冲输出延续脉冲计数开场计数开场计数终了计数终了经常用作分频器经常用作分频器(自动重装初值自动重装初值)经常用作分频器经常用作分频器(自动重装初值自动重装初值)负脉冲宽度约等于负脉冲宽度约等于输入输入TI的时钟周期的时钟周期一方波宽度约等一方波宽度约等于初值的一半于初值的一半定时器定时器/ /计数器的运用初始化：计数器的运用初始化： 对对(04H)(05H)(04H)(05H)存放器装入存放器装入1414位初值和输出信号方式。位初值和输出信号方式。1414位初值的范围是位初值的范围是23FFFH23FFFH。 启动定时器启动定时器/ /计数器。即对命令计数器。即对命令/ /形状字存放器形状字存放器(00H)(00H)的的最高两位最高两位M2M2，M1M1写入写入“11“11。假设定时器假设定时器/ /计数器在运转中要改换新的时间常数，必需先装入计数器在运转中要改换新的时间常数，必需先装入 新的初值新的初值, ,然后再发送一次启动命令然后再发送一次启动命令, ,即写入：即写入：M2, M2, M1=11M1=11。留意：留意：81558155定时器定时器/ /计数器的最小初值为计数器的最小初值为2 2。分频运用时，初值。分频运用时，初值假设为偶数，那么输出等占空比如波；假设为奇数，那么正半假设为偶数，那么输出等占空比如波；假设为奇数，那么正半周多一个脉冲周期。周多一个脉冲周期。5接口与编程 8155芯片可以直接与MCS-51单片机衔接，不需求任何外加逻辑电路，扩展一片8155系统可以添加256B片外RAM、22位I/O口线及一个14位减法计数器，MCS-51与8155芯片的衔接电路如以下图所示。 上页图中上页图中RAM和各端口的地址为：和各端口的地址为： RAM字字节节地地址址范范围围：7E00H7EFFH；命命令令/形形状状存存放放器器：7F00H；PA口口：7F01H；PB口口：7F02H；PC口口：7F03H；定定时时器低器低8位存放器：位存放器：7F04H；定时器高；定时器高8位存放器：位存放器：7F05H。例例题题 在在上上页页图图中中，将将单单片片机机片片内内RAM 40H4FH单单元元的的内内容容，送送8155芯芯片片内内的的00H0FH单单元元，并并设设定定8155芯芯片片的的任任务务方方式式为为：A口口根根本本输输入入方方式式，B口口根根本本输输出出方方式式，C口口输输入入方方式式，定定时器作为方波发生器，对输入脉冲时器作为方波发生器，对输入脉冲100分频。分频。 解：程序如下：解：程序如下： ORG 1000HMOV R0, 40H; CPU片片内内RAM 40H单单元元地地址指针送址指针送R0MOV DPTR, #7E00H; 数数据据指指针针指指向向8155内内部部RAM单元单元LP: MOV A, R0; 数据送累加器AMOVX DPTR, A; 数据从累加器A送8155内部RAM单元INC DPTR; 指向下一个8155内部RAM单元INC R0; 指向下一个CPU内部RAM单元CJNE R0, #50H，LP; 数据未传送完前往MOV DPTR, #7F04H; 指向定时器低8位MOV A, #64H; 分频系数6416=10010MOVX DPTR, A; 低8位初值装入INC DPTR; 指向定时器高8位MOV A, #40H; 设定时器方式为延续方波40H=0100 0000BMOVX DPTR, A; 定时器/计数器方式及高6位初值装入MOV DPTR, #7F00H; 数据指针指向控制字存放器MOV A, #0C2H; 设定A, B, C口方式MOVX DPTR, A; 启动定时器0C2H=1100 0010BRETEND 4.3.4 4.3.4 可编程逻辑器件可编程逻辑器件PLDPLD扩展扩展 在功能上，单片机与大规模CPLDComplex Programmable Logic Device，复杂可编程逻辑器件有很强的互补性。CPLD/FPGAField Programmable Gate Array，现场可编程门阵列具有高速、高可靠及开发便利、规范等优点。以此两类器件相结合的电路构造在许多高性能仪器仪表和电子产品中被广泛运用。 单片机与CPLD/FPGA的接口方式有以下两种： 总线方式：MCS-51单片机按外部总线时序与CPLD/FPGA进展数据与控制信息通讯。其特点是速度快，节省CPLD芯片的I/O口线，单片机编程简捷，控制可靠，易于扩展SRAM或ROM经过CPLD/FPGA中的逻辑切换。 8051单片机与CPLD/FPGA之间的衔接图如下页图所示。 MCS-51以总线方式任务， CPLD/FPGA与MCS-51系列单片机接口采用VHDL电路设计，其总线接口逻辑的外部接口如以下图所示。 由8031将数据#5AH写入目的器件中的第一个存放器LATCH_OUT1的指令是： MOV A, #5AH MOV DPTR, #6FF5H MOVX DPTR, A独立方式：独立方式：MCS-51MCS-51单片机与单片机与CPLD/FPGACPLD/FPGA之间各自相对独立地完本之间各自相对独立地完本钱人的通讯功能。其特点是钱人的通讯功能。其特点是CPLD/FPGACPLD/FPGA中的接口逻辑无需遵照单中的接口逻辑无需遵照单片机内固定总线方式的读片机内固定总线方式的读/ /写时序。写时序。 CPLD/FPGA CPLD/FPGA的逻辑设计与接的逻辑设计与接口和单片机程序设计可以分先后相对独立地完成，接口设计方口和单片机程序设计可以分先后相对独立地完成，接口设计方法比较简单。通讯的时序方式可由所设计的软件自在决议，方法比较简单。通讯的时序方式可由所设计的软件自在决议，方式灵敏多样。几乎一切单片机都能以独立接口方式与式灵敏多样。几乎一切单片机都能以独立接口方式与CPLD/FPGACPLD/FPGA进展通讯。进展通讯。4.4 4.4 时钟芯片的扩展时钟芯片的扩展 实现实时时钟的方法：实现实时时钟的方法：1 1软软件件时时钟钟：由由软软件件计计时时实实现现。其其特特点点是是硬硬件件开开销销小小、本本钱钱低低、外外围围电电路路简简单单、占占用用CPUCPU的的时时间间、计计时时精精度度低低、走走时时误误差差较大。较大。2 2硬硬件件时时钟钟：由由硬硬件件时时钟钟芯芯片片实实现现，其其特特点点是是计计时时准准确确，不不占用占用CPUCPU资源，扩展电路简单。在单片机系统中运用较为广泛。资源，扩展电路简单。在单片机系统中运用较为广泛。 3 3GPSGPS时时钟钟：由由全全球球卫卫星星定定位位系系统统提提供供。其其特特点点是是精精度度高高，本本钱高。钱高。1DS1302 DS1302是是美美国国达达拉拉斯斯Dallas半半导导体体公公司司推推出出的的一一种种高高性性能能、低低功功耗耗、带带RAM的的实实时时时时钟钟芯芯片片，它它可可以以对对年年、月月、日日、星星期期、时时、分分、秒秒进进展展计计时时，且且具具有有闰闰年年补补偿偿功功能能。采采用用三三线线串串行行数数据据传传输输接接口口与与CPU进进展展同同步步通通讯讯，内内部部有有一个一个31B的高速的高速RAM，任务电压范围为，任务电压范围为2.55.5V。2. MC146818 MC146818是是Motorola公公司司消消费费的的时时钟钟芯芯片片。它它支支持持时时间间时时、分分、秒秒，也也支支持持日日期期世世纪纪、年年、月月、日日、星星期期及及闰闰月月的的自自动动调调整整。任任务务电电流流小小几几A 。内内部部有有64B的的RAM，可可设设定定报报警警时时间间日日、时时、分分、秒秒并并在在报报警警时时间到时产生中断。间到时产生中断。4.4.1 4.4.1 时钟芯片概述时钟芯片概述 3. M41T50/60/65 M41T50/60/65 STM公公司司的的实实时时时时钟钟产产品品，具具有有尺尺寸寸小小、功功耗耗低低电电源源电电压压为为3.0V时时，任任务务电电流流为为350A，待待机机电电流流小小于于650nA 等等特特点点。可可经经过过I2C串串行行总总线线提提供供从从秒秒到到世世纪纪的的数数据据和和时时间间信信息息，自自动动实实现现闰闰年年调调整整。总总线线任任务务电电压压为为1.33.6V。尤尤其其适适用用于于电电池池操操作作和和便便携携式式运运用用，也也适适用用于于工工业业系系统统、医医学学及大型家用电器。及大型家用电器。4. X1203 X1203是是一一个个带带时时钟钟/日日历历和和两两个个闹闹钟钟报报警警的的实实时时时时钟钟芯芯片片。内内含含双双端端口口时时钟钟和和报报警警器器存存放放器器，能能以以秒秒、分分、时时、日日、星星期期、月月和和年年为为单单位位跟跟踪踪时时间间，具具有有闰闰年年校校正正功功能能。其其电电压压为为2.56V。 此此外外，DS12887是是实实时时日日历历时时钟钟芯芯片片，DS1644-120是是非非易易失失性性时时钟钟芯芯片片，DS7是是带带有有看看门门狗狗的的时时钟钟芯芯片片，M6242B是是直直接接与与CPU总总线线衔衔接接的的定定时时时时钟钟/日日历历芯芯片片，PCF8563P是是宽宽电电压压I2C接口实时时钟接口实时时钟/日历芯片等等。日历芯片等等。4.4.2 DS12C8874.4.2 DS12C887的构造及任务原理的构造及任务原理 DS12C887是美国Dallas公司消费的实时日历时钟芯片，采用CMOS技术，与MC146818B和DS1287管脚兼容，特点如下： 1具有秒、分、时、星期、日、月、年计数功能，有12小时制和24小时制两种方式。2可实现闰年调整。时间可用二进制数和BCD码表示。3内部有128字节RAM，其数据具有掉电维护功能。4可以选择Motorola和Intel总线时序。经过编程可实现多种方波输出。5任务电压为4.55.5，任务电流为715mA。在断电情况下运转十年以上不丧失数据。6功耗低、外围接口简单、精度高、任务稳定可靠，可广泛用于各种需求较高精度的实时时钟场所中。 1. DS12C887的根本组成及引脚的根本组成及引脚 组组成成：石石英英晶晶体体振振荡荡器器、锂锂电电池池、总总线线接接口口、控控制制存存放放器器AD、实实时时时时钟钟、日日历历时时钟钟、报报警警时时钟钟、方方波波电电路路和和用用户户RAM等等。24脚脚DIP封装，其引脚如以下图所示。封装，其引脚如以下图所示。引脚的功能如下：引脚的功能如下：MOTMOT：方式选择：方式选择 Motorola Motorola方式和方式和IntelIntel方式。方式。SQWSQW：方波输出，经过对控制存放器：方波输出，经过对控制存放器A A编程，有编程，有1313种方波信号的输出。种方波信号的输出。AD0AD0AD7AD7：地址：地址/ /数据复用总线。数据复用总线。ASAS：地址锁存。：地址锁存。 ：写数据控制输入。：写数据控制输入。 ：读数据控制输入。：读数据控制输入。 ：片选信号输入线。：片选信号输入线。 ：中断恳求输出线。：中断恳求输出线。 ：复位输入线。：复位输入线。NCNC：空引脚。：空引脚。2 DS12C887的形状控制存放器的形状控制存放器 DS12C887形状控制存放器及存储单元功能表如下表所示。 1形状控制存放器A地址为xx0AH 控制存放器A控制字的格式如下表所示。 其中：其中：UIP位：更新周期标志位。位：更新周期标志位。DV0DV2：芯片内部振荡器：芯片内部振荡器RTC控制位。控制位。RS3RS0：周周期期性性中中断断或或可可编编程程方方波波输输出出速速率率选选择择位位。各各种不同的组合可以产生不同的输出。种不同的组合可以产生不同的输出。 2控制存放器B地址为xx0BH 控制存放器B控制字的格式如下表所示。 其中：其中：SETSET位：更新周期位：更新周期/ /芯片停顿任务选择位。芯片停顿任务选择位。PIE, PIE, AIE, AIE, UIEUIE位位：周周期期中中断断、报报警警中中断断、更更新新终终了了中中断断允允许许位。位。SQWESQWE位：方波输出允许位。位：方波输出允许位。DMDM位位：时时标标存存放放器器用用十十进进制制BCDBCD码码表表示示或或用用二二进进制制表表示示格格式式选选择位。择位。24/1224/12位：位：24/1224/12小时方式设置位。小时方式设置位。DSEDSE位：夏令时效力位。位：夏令时效力位。2控制存放器C地址为xx0CH 控制存放器C控制字的格式如下表所示。 其中：其中：IRQF位：中断恳求标志位。位：中断恳求标志位。PF, AF, UF位：周期中断、报警中断、更新终了中断标志位。位：周期中断、报警中断、更新终了中断标志位。 以上四个标志位在程序读取形状控制存放器以上四个标志位在程序读取形状控制存放器C的内容后，的内容后，或者引脚变有效时低电平，自动清或者引脚变有效时低电平，自动清0。 D0D3位：保管标志位。位：保管标志位。2控制存放器D地址为xx0DH 控制存放器D控制字的格式如下表所示。 控制存放器D只需VRT位可用，该位用于指示芯片内锂电池的任务形状。正常时，VRT=1，锂电池耗尽时，VRT=0，此时读出的数据无效。该存放器的其他各位均为厂家保管位，读出值一直为零，不允许用户向这些位写入数据。 3DS12C887的中断和更新周期的中断和更新周期 DS12C887处于正常任务形状时，每秒将产生一个更新周期。处于正常任务形状时，每秒将产生一个更新周期。更新周期的根本功能为：更新周期的根本功能为： 1刷刷新新各各个个时时标标存存放放器器的的内内容容，同同时时，秒秒时时标标存存放放器器内内容容加加1，并并检检查查其其他他时时标标存存放放器器内内容容能能否否有有溢溢出出，如如有有溢溢出出那那么么相相应的日、月、年进位。应的日、月、年进位。 2检检查查时时、分分、秒秒报报警警时时标标存存放放器器的的内内容容能能否否与与对对应应时时标标存放器的内容相符。存放器的内容相符。避开更新周期内访问时标存放器的方案：避开更新周期内访问时标存放器的方案： 1利利用用更更新新周周期期终终了了发发出出的的中中断断，提提示示CPU将将有有998ms左左右的时间去获取有效的数据。右的时间去获取有效的数据。 2利利用用存存放放器器A中中的的UIP位位来来指指示示芯芯片片能能否否处处于于更更新新周周期期。在在UIP位位从从低低变变高高到到244s后后，芯芯片片将将开开场场其其更更新新周周期期，到到UIP位位为低电平常，那么利用为低电平常，那么利用244s的间隔时间去读取时标信息。的间隔时间去读取时标信息。 4.4.3 DS12C8874.4.3 DS12C887与与MCS-51MCS-51的接口的接口 由于DS12C887片内自带地址锁存器，故AD0AD7与单片机处置器的P0口直接相连，将单片机的ALE信号连到DS12C887的AS引脚。其他的引脚与单片机的衔接如以下图所示。DS12C887内部存储器起始地址为7F00H，时间、日历及报警信息分别存储在7F00H7F09H单元中，形状控制存放器AD的地址分别为：7F0AH, 7F0BH, 7F0CH, 7F0DH。 4.4.4 DS12C8874.4.4 DS12C887的运用举例的运用举例 1DS12C887的初始化设置的初始化设置1制止芯片内部的更新周期操作存放器制止芯片内部的更新周期操作存放器B中的中的SET位置位置1 ，2初初始始化化时时标标参参数数存存放放器器00H09H单单元元和和形形状状存存放放器器A，3去除存放器去除存放器C中的中的PF、AF、UF标志位。标志位。4判判别别DS12C887内内部部锂锂电电池池的的形形状状，决决议议片片内内的的RAM内内容容能否可用。能否可用。5形状存放器形状存放器B中的中的SET位置位置0，芯片开场计时任务。，芯片开场计时任务。2DS12C887的闹钟设置的闹钟设置 DS12C887共共有有3个个闹闹钟钟单单元元时时、分分、秒秒，DS12C887根根据据用户对用户对3个单元设定的初值可以提供两种闹钟报警方式。个单元设定的初值可以提供两种闹钟报警方式。 1每日一次报警。每日一次报警。 2固定间隔时间报警。固定间隔时间报警。3DS12C887的初始化编程的初始化编程 见教材见教材4.5 4.5 系统监控芯片的扩展系统监控芯片的扩展 为了提高单片机运用系统的抗干扰性能，可外扩电源监控电路、看门狗、系统监控芯片等。电源监控电路：利用监控芯片及少量的外围元件组成的各种有效复位电路，能对电源异常情况进展监控。其特点是监控功能强，可靠性高，外围元件少，监控电路简单，体积小。“看门狗Watchdog：在系统设计中经过软件或者硬件方式在一定的周期内监控单片机或者其他处置器的运转情况，假设在规定的时间内没有收到来自被监控单片机或者其他处置器的正确触发信号，那么“看门狗会强迫系统复位，以保证系统在遭到干扰时仍可以维持正常的任务形状。 软件“看门狗是利用单片机内部空闲的定时器/计数器实现的，其特点是无需外加硬件电路，但占用片内定时器/计数器资源。 硬件“看门狗是指集成在公用芯片或单片机内部的公用电路，该电路实践上是一种特殊的定时器。系统监控芯片也称处置器监控芯片P ：可实现实时监控电源电压、看门狗定时输出、备份电池切换、系统复位等功能。 4.5.1 4.5.1 概述概述 1. MAX703708/813/L系列系列 MAX703708/813/L系系列列是是美美国国美美信信Maxim公公司司推推出出的的低低价价位位微微处处置置器器监监控控芯芯片片，具具有有看看门门狗狗定定时时器器、自自动动和和手手动动复位以及电压门限监测等功能。引脚图如以下图所示。复位以及电压门限监测等功能。引脚图如以下图所示。2. IMP705708/813L系列系列 IMP705708/813L系系列列CMOS微微处处置置器器监监控控器器能能实实时时监监控控电电源源、电电池池电电压压和和微微处处置置器器的的任任务务形形状状，可可交交换换Maxim公公司司的的MAX705/6/7/8及及MAX813L。具具有有准准确确的的电电源源监监控控、去去抖抖动动的的手手动动复复位位输输入入、看看门门狗狗定定时时器器IMP705/706、200ms复复位位脉脉冲冲宽宽度度、高高电电平平有有效效的的复复位位输输出出IMP707/708/813L等等。引引脚脚图图如如以下图所示。以下图所示。3. SP705708/ 813L/813M系列系列 SP705/706/707/708/813L/813M系系列列微微处处置置器器P监监控控器器，包包含含一一个个看看门门狗狗定定时时器器，一一个个P复复位位模模块块，一一个个供供电电失失败败比比较较器器，及及一一个个手手动动复复位位输输入入模模块块。可可监监测测P及及数数字字系系统统中中的的供供电电情情况况。其其特特点点是是高高精精度度电电压压监监控控器器4.65V，溢溢出出周周期期为为1.6s的的独独立立看看门门狗狗定定时时器器，复复位位脉脉冲冲宽宽度度为为200ms，具具有有开开关关式式手手动动复复位位输输入入，支支持持对对供供电电失失败败及及低低电电池池警警告告进进展展监监控控。引引脚脚图图如如以下图所示。以下图所示。4. 带带有有串串行行E2PROM的的微微处处置置器器监监控控器器X25045 X25045是是 带带 有有 串串 行行 E2PROM的的CPU监监控控器器。它它具具有有上上电电复复位位控控制制、电电源源电电压压监监控控、看看门门狗狗定定时时器器等等功功能能，片片内含内含512字节存储单元的串行字节存储单元的串行E2PROM。 4.5.2 MAX692A4.5.2 MAX692A的任务原理的任务原理 特点：MAX692A是美国Maxim公司的系统监控芯片产品，具有后备电池切换、电源失效和电池低电压报警，掉电判别低于4.4V将产生复位信号、“看门狗监控定时时间为1.6s 等功能。任务电压：1.2V5.5V，静态电流：200A，备用电池方式静态电流：50A。1MAX692A引脚功能 DIP双列直插式或者SO外表贴片8引脚封装，引脚图如右图所示。 各引脚含义如下：各引脚含义如下：VOUTVOUT：电电源源输输出出引引脚脚，在在正正常常情情况况下下，IOUT=50mAIOUT=50mA，VOUT=VOUT=VCCVCC 0.50.5 VCCVCC 0.250.25 V V之之 间间 ； 在在 备备 用用 电电 池池 方方 式式 下下 ，IOUT=250AIOUT=250A，VOUT=VOUT=VBATTVBATT 0.50.5VBATTVBATT 0.250.25V V。 VCCVCC：电源引脚，电压范围：电源引脚，电压范围1.21.25.5V5.5V。GNDGND：地。：地。PFIPFI：电源失效输入，当：电源失效输入，当PFIPFI低于低于1.25V1.25V时，引脚变低。时，引脚变低。 ：电电源源失失效效输输出出，当当PFIPFI低低于于1.25V1.25V时时，引引脚脚变变低低，其其他他情况为高。情况为高。WDIWDI：“看门狗输入。看门狗输入。 ：复位输出引脚。：复位输出引脚。VBATTVBATT：备用电池电源输入。：备用电池电源输入。 2MAX692A任务原理任务原理 MAX692A由复位电路、看门狗电路、电压比较和备用电池切换电路四部分组成。复位电路：在微处置器上电、掉电及低压供电时，监控器发生复位脉冲信号。看门狗电路：定时时间为1.6s。假设WDI脚输入一个脉冲，定时器开场计数，假设在1.6s内不能向WDI端输入脉冲，监视器将输出一个复位信号。电压比较器：用于低电压检测。电池切换电路：在VBATT端接上电池，MAX692A会在VCC掉电时，自动切换到电池供电，为RAM提供电源。4.5.3 MAX692A4.5.3 MAX692A与与MCS-51MCS-51的接口的接口 MAX692A自动监控MCS-51微处置器的典型电路如下页图所示。在电路设计中，应合理选择R1，R2的值，使得+5V电压跌落到某个电压值如本设计中的4.5V，PFI的输入电压低于1.25V，导致 输出低电平，作为单片机中断的输入信号，使单片机系统可以进展一些必要的处置如保管某些重要数据等。R1，R2选取的计算方法如下： 可取R1=10k，R2=26k。最好选取精度较高的金属膜电阻。当+5V电压跌落到4.5V时，VR=1.25V，电压假设继续跌落， 便输出低电平，触发 中断。 复位按钮是为手动复位而设置的，在系统需求人为干涉或者测试时运用，R4与C值的选择可按前述章节的方法进展。 4.5.4 MAX692A4.5.4 MAX692A的编程运用的编程运用 为保证CPU在正常任务时，Watchdog定时器不产生复位信号，必需在1.6s内改动MAX692A的WDI引脚上输入电平，按照上页图的电路，WDI引脚的电平变化由MCS-51处置器的P1.0引脚控制，与Watchdog定时器有关的程序段如下：ORG 0000HLJMP MAIN ; 转至主程序ORG 0050HMAIN: ; 初始化SETB P1.0CLR P1.0 ; 在P1.0引脚上输出一个正脉冲，两个正脉冲之间 的时间间隔小于1.6s SETB P1.0CLR P1.0; 在P1.0引脚上输出一个正脉冲SETB P1.0CLR P1.0; 同上，与上个正脉冲间隔时间小于1.6sLJMP MAINEND 当MCS-51系统遭到干扰而使处置器出现“死机时，单片机将不能定期执行上述两条指令，那么WDI引脚上也就不能定时输入脉冲，看门狗定时器会在1.6s后产生一个复位信号，使单片机复位。程序将会从0000H单元重新开场程序的执行，保证了系统的正常运转。 4.6 总线接口扩展总线接口扩展 总线种类繁多，可分为部分总线、系统总线和通讯总线。通讯总线是系统之间或CPU与外设之间进展通讯的一组信号线。通讯总线接口按电气规范及协议来分包括RS-232, RS-422, RS-485, MODEM, USB, IEEE 4, Internet网络芯片等，它们在不同的领域得到了广泛的运用。这里主要引见MCS-51单片机运用系统中常用的通讯总线规范及接口。4.6.1 EIA RS-232C总线规范与接口电路 EIA RS-232C是异步串行通讯中运用最广泛的规范总线，是美国EIAElectronic Industries Association，电子工业结合会开发公布的通讯协议。适宜于数据传输速率在020kb/s范围内的通讯，包括了按位串行传输的电气和机械方面的规定。在微机通讯接口中被广泛采用。 1. 电气特性1采取不平衡传输方式，是为点对点即只用一对收、发设备通讯而设计的；2采用负逻辑。3适用于传送间隔不大于15m，速度不高于20kb/s的本地设备之间通讯的场所。2. 衔接器衔接器1DB-25衔接器衔接器 DB-25型型衔衔接接器器的的外外形形及及信信号号线线分分配配如如图图右右所所示示。25芯芯RS-232C接接口口具具有有20mA电电流流环环接接口口功功能能，用用9, 11, 18, 25针来实现。针来实现。2DB-9衔接器 DB-9衔接器只提供异步通讯的9个信号，其外形及信号线分配如图右所示。 DB-25与DB-9型衔接器的引脚分配信号完全不同。3. RS-232C的接口信号的接口信号RS-232C规范接口有规范接口有25条线，其中常用的有如下几条：条线，其中常用的有如下几条： DSR：数据安装预备好；：数据安装预备好； DTR：数据终端预备好；：数据终端预备好；RTS：恳求发送；：恳求发送； CTS：允许发送；：允许发送；DCD：接纳线信号检出；：接纳线信号检出； RI：振铃指示；：振铃指示；TXD：发送数据；：发送数据； RXD：接纳数据；：接纳数据； SGND、PGND：地地线线，SGND信信号号地地、PGND维维护护地地。4电平转换电平转换 RS-232C采采用用负负逻逻辑辑，为为了了可可以以同同计计算算机机接接口口或或终终端端的的TTL器器件件衔衔接接，必必需需在在RS-232C与与TTL电电路路之之间间进进展展电电平平和和逻逻辑辑关关系系的的变变换换。常常用用的的转转换换器器件件有有MC1488, SN75150TTL电电平平到到EIA电电平平的的转转换换，MC1489, SN75154 EIA电电平平到到TTL电电平平的转换，的转换，MAX232完成完成TTL到到EIA的双向电平转换。的双向电平转换。 MAX232芯片是Maxim公司消费的低功耗、单电源、双RS-232发送/接纳器，可实现TTL到EIA的双向电平转换。其引脚陈列如以下图所示。 5. EIA RS-232C5. EIA RS-232C与单片机系统的接口与单片机系统的接口 RS-232CRS-232C与与单单片片机机系系统统的的接接口口电电路路如如图图下下所所示示。MAX232MAX232外外围围的的4 4个个电电解解电电容容Cl, Cl, C2, C2, C3, C3, C4C4，是是内内部部电电源源转转换换所所需需电电容容，其其取取值值均均为为1 1F/25VF/25V，C5C5为为0.10.1F F的的去去耦耦电电容容。MAX232MAX232的的引引脚脚T1IN, T1IN, T2IN, T2IN, R1OUT, R1OUT, R2OUTR2OUT为为接接TTL/CMOSTTL/CMOS电电平平的的引引脚脚，引引脚脚T1OUT, T2OUT, R1IN, R2INT1OUT, T2OUT, R1IN, R2IN为接为接RS-232CRS-232C电平的引脚。电平的引脚。 所以，T1IN, T2IN引脚应与MCS-51的串行发送引脚TXD相衔接。R1OUT, R2OUT应与MCS-51的串行接纳引脚RXD相衔接。T1OUT, T2OUT应与PC机的接纳端RD相衔接。R1IN, R2IN应与PC的发送端TD相衔接。 4.6.2 RS-422/RS-4854.6.2 RS-422/RS-485总线规范与接口电路总线规范与接口电路 采采用用RS-232CRS-232C规规范范进进展展通通讯讯，负负载载才才干干差差，通通讯讯范范围围小小，传传送送间间隔隔不不超超越越15m15m，难难以以满满足足远远间间隔隔的的数数据据传传输输和和控控制制。当当丈丈量量与与控控制制系系统统中中需需求求长长间间隔隔数数据传输时，广泛采用的是据传输时，广泛采用的是RS-485RS-485总线规范。总线规范。1. RS-4221. RS-422串行总线规范串行总线规范 RS-422RS-422由由RS-232RS-232开开展展而而来来，是是一一种种单单机机发发送送、多多机机接接纳纳的的单单向向、平平衡衡的的通通讯讯总总线线规规范范。传传输输速速率率可可达达10Mb/s10Mb/s，传传输输间间隔隔延延伸伸到到1220m1220m速速率率低低于于100kb/s100kb/s时，并允许在一条平衡总线上最多衔接时，并允许在一条平衡总线上最多衔接1010个接纳器。个接纳器。2. RS-4852. RS-485串行总线规范串行总线规范 EIAEIA在在RS-422RS-422的的根根底底上上制制定定了了RS-485RS-485规规范范，添添加加了了多多点点、双双向向通通讯讯才才干干。RS-485RS-485总总线线规规范范采采用用平平衡衡发发送送和和差差分分接接纳纳，能能检检测测低低至至200mV200mV的的电电压压，具具有有抑抑制共模干扰的才干，数据传输可达千米以上。制共模干扰的才干，数据传输可达千米以上。3. 3. 平衡传输平衡传输 RS-422, RS-422, RS-485RS-485的的数数据据信信号号采采用用差差分分传传输输方方式式，也也称称做做平平衡衡传传输输，它它运运用用一一对对双双绞绞线线，将将其其中中一一条条线线定定义义为为A A，另一条线定义为另一条线定义为B B。 接接纳纳器器与与发发送送端端的的规规定定一一样样，收收、发发端端经经过过平平衡衡双双绞绞线线将将AAAA与与BBBB对对应应相相连连，当当在在接接纳纳端端ABAB之之间间有有大大于于200mV200mV的的电电平平常常，输输出出逻逻辑辑1 1，小小于于 200mV200mV时时，输输出出逻逻辑辑0 0。接接纳纳器器接接纳纳平平衡衡线上的电平范围通常在线上的电平范围通常在200mV200mV至至6V6V之间。之间。 4. RS-4854. RS-485串行总线的特点串行总线的特点机机械械特特性性：采采用用RS-232/RS-485RS-232/RS-485转转换换器器如如ADAM4520ADAM4520将将PCPC串串行行口口RS-232RS-232信信号号转转换换成成RS-485RS-485信信号号，或或接接入入TTL/RS-485TTL/RS-485转转换换器器如如MAX485MAX485，将将I/OI/O接接口口芯芯片片TTLTTL电电平平信信号号转转换换成成RS-485RS-485信信号号，进展远间隔高速双向串行通讯。进展远间隔高速双向串行通讯。电电气气特特性性：RS-485RS-485规规范范采采用用正正逻逻辑辑，1.5V1.5V6V6V表表示示“1“1， 6V6V 1.5V1.5V表表示示“0“0，二二线线双双端端半半双双工工差差分分电电平平发发送送与与接接纳纳，传传输输间间隔隔1.2km1.2km，最最高高数数据据传传输输速速率率可可达达10Mb/s10Mb/s，抗抗干干扰扰才才干干较较强强功功能能与与规规程程特特性性：网网络络媒媒体体采采用用双双绞绞线线、同同轴轴电电缆缆或或光光纤纤，安安装装简简易易，电电缆缆数数量量、衔衔接接器器、中中继继器器、滤滤波波器器运运用用数数量量较较少少每每个个中继器可延伸线路中继器可延伸线路1.2km1.2km，网络本钱低廉。，网络本钱低廉。数据帧格式：普通以异步通讯为根底，相应的帧格式如下：数据帧格式：普通以异步通讯为根底，相应的帧格式如下：节节点点数数：节节点点数数是是指指每每个个RS-485RS-485接接口口芯芯片片的的驱驱动动器器能能驱驱动动多多少少个规范个规范RS-485RS-485负载，其范围为：负载，其范围为：3232256256个。个。通讯方式：半双工、全双工两种通讯方式。如下页图所示。通讯方式：半双工、全双工两种通讯方式。如下页图所示。 5. 5. 终端匹配终端匹配 RS-422RS-422与与RS-485RS-485总总线线网网络络普普通通要要运运用用终终接接电电阻阻进进展展匹匹配配。但但在在短短间间隔隔与与低低速速率率下下可可以以不不用用思思索索终终端端匹匹配配。普普通通终终端端匹匹配配采采用用终终接接电电阻阻方方法法，RS-422RS-422在在总总线线电电缆缆的的远远端端并并接接电电阻阻，RS-485RS-485那那么么应应在在总总线线电电缆缆的的开开场场和和末末端端都都需需并并接接终终接接电电阻阻。终终接接电电阻阻普普通通在在RS-422RS-422网网络络中中取取100100，在在RS-485RS-485网网络络中中取取120120。相相当当于于电电缆缆特特性性阻阻抗抗的的电电阻阻，由由于于大大多多数数双双绞绞线线电电缆缆特特性性阻阻抗抗大大约约在在100100120120。电电阻阻匹匹配配的的方方法法简简单单有有效效，其其缺缺陷陷是是要要耗耗费费较较大大功功率率。6 6RS-485RS-485与单片机系统的接口与单片机系统的接口 单片机与RS-485总线规范之间必需进展转换，常用的转换芯片有MAX485, SN5176等。MAX485芯片是MAXIM公司的电平转换芯片，其引脚如右图所示。 各引脚含义如下：各引脚含义如下：RORO：接接纳纳器器输输出出端端。假假设设A A端端高高于于B B端端200mV200mV以以上上，RORO为为高高；否否那那么么RORO为低。为低。 ：接接纳纳器器输输出出使使能能端端。为为低低时时，RORO有有效效，否否那那么么RORO为为高高阻阻态。态。DEDE：驱驱动动器器输输出出使使能能端端。假假设设DEDE为为高高，驱驱动动输输出出A A和和B B有有效效，器器件件作作为为线线驱驱动动器器用用发发送送；假假设设DEDE为为低低，它它们们呈呈高高阻阻态态，这这时时为为低，器件作线接纳器用接纳。低，器件作线接纳器用接纳。DIDI：驱驱动动器器输输入入。DIDI为为低低，将将迫迫使使输输出出为为低低，假假设设DIDI为为高高，将将迫迫使输出为高。使输出为高。B B：反相接纳器输入和反相驱动器输出。：反相接纳器输入和反相驱动器输出。A A：同相接纳器输入和同相驱动器输出。：同相接纳器输入和同相驱动器输出。GNDGND：接地。：接地。VCCVCC：电源正极。：电源正极。 MAX485与单片机系统衔接如以下图所示。RO与DI是规范的TTL电平，与MCS-51系统的TXD和RXD直接衔接即可。由于RS-485总线任务于半双工形状，P1.0引脚用于控制MAX485是任务于收数据形状，还是任务于发数据形状，为低时是收数据。A, B端为RS-485总线的数据传输线路。 4.6.3 I2C4.6.3 I2C总线规范与接口电路总线规范与接口电路 I2C总线Inter Integrated Circuit Bus：是Philips公司推出的串行总线规范为二线制。总线上扩展的外围器件及外设接口经过总线寻址，是具备总线仲裁和高低速设备同步等功能的高性能多主机总线。1. I2C总线任务原理组成： 串行数据线SDA和串行时钟线SCL构成的，可发送和接纳数据。要求：一切挂接在I2C总线上的器件和接口电路都应具有I2C总线接口，且一切的SDA/SCL同名端相连。总线上一切器件要依托SDA发送的地址信号寻址，不需求片选线。特点：组成系统构造简单，占用空间小，无需专门的母板和插座，芯片管脚的数量少，无需片选信号，价钱低。允许假设干兼容器件共享总线，运用比较广泛。总线的长度可达7.6m，传送速度可达400kbps，规范速率为100kbps。支持多个组件。支持多主控器件某时辰只能有一个主控器件。I2C总线上一切设备的SDA, SCL引脚必需外接上拉电阻。 2. I2C2. I2C总线系统构造总线系统构造 一一个个典典型型的的I2CI2C总总线线构构造造如如以以下下图图所所示示。系系统统中中一一切切的的器器件件均均有有I2CI2C总总线线接接口口，一一切切器器件件经经过过两两根根线线SDASDA串串行行数数据据线线和和SCLSCL串行时钟线衔接到串行时钟线衔接到I2CI2C总线上，并经过寻址识别。总线上，并经过寻址识别。 I2CI2C总总线线中中的的器器件件既既可可以以作作为为主主控控器器，也也可可以以作作为为被被控控器器，系系统统中中每每个个器器件件均均具具有有独独一一的的地地址址，各各器器件件之之间间经经过过寻寻址址确确定定数数据据交交换换方方。任任何何时时辰辰总总线线只只能能由由一一个个主主控控制制器器，数数据据的的传输只能在主、从器件间进展。传输只能在主、从器件间进展。3. I2C3. I2C总线协议总线协议 I2C总线在传送数据过程中共有三种类型信号：开场信号、停顿信号和应对信号。开场信号：SCL坚持高电平的形状下，SDA出现下降沿。出现开场信号以后，总线被以为“忙。停顿信号：SCL坚持高电平的形状下，SDA出现上升沿。停顿信号过后，总线被以为“空闲。应对信号：接纳数据的器件在接纳到8位数据后，向发送数据的器件发出特定的低电平脉冲，表示已收到数据。 总线空闲：SCL和SDA都坚持高电平。总线忙：在数据传送开场以后，SCL为高电平的时候，SDA的数据必需坚持稳定，只需当SCL为低电平的时候才允许SDA上的数据改动。4. I2C4. I2C总线的传送格式总线的传送格式 I2C总线的传送格式为主从式，对系统中的某一器件来说有四种任务方式：主发送方式、从发送方式、主接纳方式、从接纳方式。1主发送从接纳 主器件产生开场信号以后，发送的第一个字节为控制字节。前七位为从器件的地址片选信号。最低位为数据传送方向位高电平表示读从器件，低电平表示写从器件，然后发送一个选择从器件片内地址的字节，来决议开场读写数据的起始地址。接着再发送数据字节，可以是单字节数据，也可以是一组数据，由主器件来决议。从器件每接纳到一个字节以后，都要前往一个应对信号ASK=0。主器件在应对时钟周期高电平期间释放SDA线，转由从器件控制，从器件在这个时钟周期的高电平期间必需拉低SDA线，并使之为稳定的低电平，作为有效的应对信号。2从发送主接纳 在开场信号以后，主器件向从器件发送控制字节。假设从器件接纳到主器件发送来的控制字节中的从地址片选信号与该器件相对应，并且方向位为高电平R/=1，就表示从器件将要发送数据。从器件先发送一个应对信号ASK=0回应主器件，接着由从器件发送数据到主器件。假设在这个过程之前，主器件发给从器件一个片内地址选择信号，那么从器件发送的数据就从该地址开场发送；假设在从器件接纳到恳求发送的控制信号以前，没有收到这个地址选择信号，从器件就从最后一次发送数据的地址开场发送数据。发送数据过程中，主器件每接纳到一个字节都要前往一个应对信号ACK。假设ACK=0有效应对信号，那么从器件继续发送；假设ACK=1停顿应对信号，停顿发送。主器件可以控制从器件从什么地址开场发送，发送多少字节。5. I2C5. I2C总线的根本操作总线的根本操作 I2C总线运用主/从双向通讯。器件发送数据到总线上，那么定义为发送器，器件接纳数据那么定义为接纳器。主器件和从器件都可以任务于接纳和发送形状。总线必需由主器件控制，主器件产生串行时钟SCL控制总线的传输方向，并产生起始和停顿条件。SDA线上的数据形状仅在SCL为低电平的期间才干改动，SCL为高电平的期间，SDA形状的改动被用来表示起始和停顿条件。如以下图所示。1控制字节 在起始条件之后，必需是器件的控制字节，其中，高四位为器件类型识别符不同的芯片类型有不同的定义，如E2PROM为1010，接着三位为片选，最低位为读写控制位，为“1时为读操作，为“0时为写操作。如以下图所示。 2写操作 写操作分为字节写和页面写两种操作，对于页面写，根据芯片的一次装载的字节不同有所不同。页面写的地址、应对和数据传送的时序如以下图所示。 3读操作 读操作有三种根本操作：当前地址读、随机读和顺序读。以下图给出的是顺序读的时序图。该当留意的是，为了终了读操作，主机必需在第9个周期间发出停顿条件或者在第9个时钟周期内坚持SDA为高电平，然后发出停顿条件。 6. 6. 单片机的单片机的I2CI2C总线接口总线接口 假设单片机自带I2C总线接口，那么一切I2C器件对应衔接到该总线上即可；假设无I2C总线接口，那么可以运用I/O口模拟I2C总线。 运用单片机I/O口模拟I2C总线时，硬件衔接非常简单，只需两条I/O口线即可，在软件中分别定义成SCL和SDA。MCS-51单片机实现I2C总线接口电路如以下图所示。 电路中单片机的P1.0引脚作为串行时钟线SCL，P1.1引脚作为串行数据线SDA，经过程序模拟I2C串行总线的通讯方式。I2C总线适用于通讯速度要求不高而体积要求较高的运用系统。 7. I2C7. I2C总线的典型运用总线的典型运用 X24C04是Xicor公司的CMOS 4096位串行E2PROM，内部组织为5128位。16字节页面写，采用I2C总线构造。与MCS-51单片机接口如以下图所示。上拉电阻R1,R2的选择可参考X24C04的手册。 8051经过I2C总线接口对X24C04进展单字节写操作的程序流程图如以下图所示。 子程序如下：子程序如下：ORG 1000HORG 1000HBSEND: MOV R2, #08H BSEND: MOV R2, #08H ; 1; 1字节字节8 8位位SENDA: CLR P3.2SENDA: CLR P3.2; SCL; SCL置低置低RLC A RLC A ; ; 左左移一位移一位MOV P3.3, C MOV P3.3, C ; ; 写写一位一位SETB P3.2 SETB P3.2 ; SCL; SCL置高置高DJNZ R2, SENDADJNZ R2, SENDA; ; 写写完完8 8个个字字节？节？CLR P3.2 CLR P3.2 ; ; 应对信号应对信号SETB P3.3 SETB P3.3 ; SDA; SDA置高置高SETB P3.2 SETB P3.2 ; SCL; SCL置低置低RETRETENDEND4.6.4 4.6.4 其他常用总线规范其他常用总线规范 1. 1. 通用串行总线通用串行总线USBUSB 通通用用串串行行总总线线USBUSBUniversal Universal Serial Serial BusBus是是在在19941994年年底底由由康康柏柏、IBMIBM、MicrosoftMicrosoft等等多多家家公公司司结结合合制制定定的的. .其其特特点点是是 数数据据传传输输速速率率高高达达480Mbps 480Mbps 、传传输输可可靠靠、传传输输间间隔隔不不大大于于5 5米米，可可经经过过菊菊花花链链的的方方式式同同时时挂挂接接多多个个可可达达127127个个USBUSB设设备备，能能为为设设备备供供电电，可可提提供供100mA100mA500mA500mA的的电电流流，支支持持热热插插拔拔，具具有有实实时时性性、结结合合性性、多多能能性性。USBUSB接接口口主主要要运运用用于于计计算算机机周周边边外外部部设设备备，如如、MODEMMODEM、键键盘盘、U U盘盘、光光驱驱、摇摇杆杆、磁磁带带机机、软软驱驱、扫描仪、打印机、数码相机扫描仪、打印机、数码相机/ /摄相机等。摄相机等。2. MODEM 2. MODEM Modulator DemodulatorModulator Demodulator，调制解调器，调制解调器通通讯讯原原理理：MODEMMODEM可可实实现现数数字字信信号号到到模模拟拟信信号号及及模模拟拟信信号号到到数数字字信信号号的的转转换换。来来自自发发送送端端的的数数字字信信号号被被MODEMMODEM转转换换成成模模拟拟音音频频信信号号，利利用用公公共共网网传传输输到到接接纳纳端端的的MODEMMODEM上上。在在接接纳纳端端接接纳纳到到的的模模拟拟音音频频信信号号被被MODEMMODEM转转换换为为相相应应的的数数字字信信号号，传传送送到到接接纳纳数数据据终终端。端。通讯系统操作方式：全双工方式和半双工方式。通讯系统操作方式：全双工方式和半双工方式。 适适用用于于较较远远间间隔隔利利用用线线或或电电力力线线进进展展远远程程数数据据传传输输的的场场所所。3 3单总线单总线 单总线1-Wire是Dallas公司推出的外围串行扩展总线，它只需一根数据输出线DQ，总线上一切器件都挂在DQ上。适用于单主机系统，可以控制一个或多个从机设备。主机可以是微控制器，从机可以是单总线器件，它们之间的数据交换只经过一条信号线。4串行外设总线SPI SPISerial Peripheral Interface是Motorola公司推出的串行外设总线。由时钟线SCK、数据线MOSI主发从收和MISO主收从发组成。单片机与外围扩展器件在时钟线SCK、数据线MOSI, MSIO上都是同名端相连。带SPI接口的外围器件都有片选端。其特点是数据传送速度较高可达1.05 Mbps ，硬件扩展比较简单，软件实现方便。5. 高性能的串行总线规范IEEE 4 IEEE 4串行总线规范适宜视频数据传输，支持外设热插拔、同步数据传输，同时可为外设提供电源。Apple公司称之为火线Fire Wire，Sony公司称之为i.Link，Texas Instruments公司称之为Lynx。目前主要用于计算机及外围设备。 其特点是高速可达400Mbps 、实时，它无需集线器，每个总线最多可以支持63个设备，有1023个总线进展互连。它是一个对等规范IEEE 4规范定义了两种总线方式 Backplane和Cable方式 。作业与练习：4.1 4.3 4.5 4.74.8 4.94.12 4.144.15 4.164.17 4.184.19 4.20 4.21