第第2章章 TMS320C54x数字信号处理器硬件结构数字信号处理器硬件结构n2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图n2.2 TMS320C54x的总线结构的总线结构n2.3 TMS320C54x的存储器分配的存储器分配n2.4 中央处理单元（中央处理单元（CPU）n2.5 TMS320C54x片内外设简介片内外设简介n2.6 硬件复位操作硬件复位操作n2.7 TMS320VC5402引脚及说明引脚及说明2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图nTMS320C54x的主要特性如下所示：的主要特性如下所示：CPUn先进的多总线结构。先进的多总线结构。n40位算术逻辑运算单元（位算术逻辑运算单元（ALU）。n17位位17位并行乘法器与位并行乘法器与40位专用加法器相连。位专用加法器相连。n比较、选择、存储单元（比较、选择、存储单元（CSSU）。n指指数数编编码码器器可可以以在在单单个个周周期期内内计计算算40位位累累加加器器中中数数值值的的指指数。数。n双双地地址址生生成成器器包包括括8个个辅辅助助寄寄存存器器和和两两个个辅辅助助寄寄存存器器算算术术运算单元（运算单元（ARAU）。）。返回首页存储器存储器n64 K字字程程序序存存储储器器、64 K字字数数据据存存储储器器以以及及64 K字字I/O空空间间。在在C548、C549、C5402、C5410和和C5420中程序存储器可以扩展。中程序存储器可以扩展。指令系统指令系统n单指令重复和块指令重复操作。单指令重复和块指令重复操作。n块存储器传送指令。块存储器传送指令。n32位长操作数指令。位长操作数指令。n同时读入两个或同时读入两个或3个操作数的指令。个操作数的指令。n并行存储和并行加载的算术指令。并行存储和并行加载的算术指令。n条件存储指令。条件存储指令。n从中断快速返回指令。从中断快速返回指令。在片外围电路（如图在片外围电路（如图2-1所示）所示）n软件可编程等待状态发生器。软件可编程等待状态发生器。n可编程分区转换逻辑电路。可编程分区转换逻辑电路。n带有内部振荡器。带有内部振荡器。n外外部部总总线线关关断断控控制制，以以断断开开外外部部的的数数据据总总线线、地地址总线和控制信号。址总线和控制信号。n数据总线具有总线保持器特性。数据总线具有总线保持器特性。n可编程定时器。并行主机接口（可编程定时器。并行主机接口（HPl）。）。 电源电源n可可用用IDLEl、IDLE2和和IDLE3指指令令控控制制功功耗耗，以以工工作在省电方式。作在省电方式。n可以控制关断可以控制关断CLKOUT输出信号。输出信号。在片仿真接口在片仿真接口n具具 有有 符符 合合 IEEEll49.1标标 准准 的的 在在 片片 仿仿 真真 接接 口口（JTAG）。）。速度速度n单单周周期期定定点点指指令令的的执执行行时时间间为为25/20/15/12.5/10-ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100 MIPS)。返回本节图2-1 TMS320C54x DSP的内部硬件组成框图1图2-1 TMS320C54x DSP的内部硬件组成框图22.2 TMS320C54x的总线结构的总线结构nTMS320C54x DSP采用先进的哈佛结构并具有八采用先进的哈佛结构并具有八组总线，其独立的程序总线和数据总线允许同时组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。读取指令和操作数，实现高度的并行操作。n采用各自分开的数据总线分别用于读数据和写数采用各自分开的数据总线分别用于读数据和写数据，允许据，允许CPU在同一个机器周期内进行两次读操在同一个机器周期内进行两次读操作数和一次写操作数。独立的程序总线和数据总作数和一次写操作数。独立的程序总线和数据总线允许线允许CPU同时访问程序指令和数据。同时访问程序指令和数据。 返回首页2.3 TMS320C54x的存储器分配的存储器分配n2.3.1 存储器空间存储器空间n2.3.2 程序存储器程序存储器n2.3.3 数据存储器数据存储器n2.3.4 I/O存储器存储器返回首页2.3.1 存储器空间存储器空间nTMS320C54x存储器由存储器由3个独立的可选择空间组成：个独立的可选择空间组成：程序空间、数据空间和程序空间、数据空间和I/O空间。空间。n程序存储器空间包括程序指令和程序中所需的常程序存储器空间包括程序指令和程序中所需的常数表格；数据存储器空间用于存储需要程序处理数表格；数据存储器空间用于存储需要程序处理的数据或程序处理后的结果；的数据或程序处理后的结果；I/O空间用于与外部空间用于与外部存储器映象的外设接口，也可以用于扩展外部数存储器映象的外设接口，也可以用于扩展外部数据存储空间。据存储空间。 图2-2 TMS320VC5402存储器分配图图2-3 C5402扩展程序存储器图返回本节2.3.2 程序存储器程序存储器n通过通过MP/和和OVLY位的设置，可以实现对片内存储位的设置，可以实现对片内存储器（器（ROM、RAM）的配置，即哪些片内存储器映的配置，即哪些片内存储器映象在程序存储器空间。象在程序存储器空间。n器件复位时，复位、中断和陷阱中断的向量映象器件复位时，复位、中断和陷阱中断的向量映象在地址在地址FF80H开始的程序存储器空间。然而，复开始的程序存储器空间。然而，复位后这些向量可以被重新映象在程序存储器空间位后这些向量可以被重新映象在程序存储器空间任何任何128字页的开始。这样，可以把向量表移出字页的开始。这样，可以把向量表移出引导引导ROM，并重新配置其地址。并重新配置其地址。 返回本节2.3.3 数据存储器数据存储器n通通过过对对处处理理器器方方式式状状态态寄寄存存器器PMST的的DROM位位的的设设置置，将将片片内内ROM配配置置在在数数据据存存储储器器空空间间（DROM=1），这这样样，可可以以用用指指令令将将片片内内ROM作作为为数数据据存存储储器器中中的的数数据据ROM来来读读取取。复复位位时时，DROM位被清位被清0。n64K字字的的数数据据存存储储器器空空间间包包括括数数据据存存储储器器映映象象寄寄存存器器，0000H001FH是是常常用用的的CPU寄寄存存器器地地址址，0020H005FH是片内外设寄存器的地址。表是片内外设寄存器的地址。表2-1 表2-1 存储器映象寄存器名称地址说明IMR0中断屏蔽寄存器IFR1中断标志寄存器STO6状态寄存器0STl7状态寄存器1名称地址说明AL8累加器A低16位AH9累加器A高16位AGAH累加器A最高8位BLBH累加器B低16位BHCH累加器B高16位BGDH累加器B最高8位TREGEH暂存器TRNFH状态转移寄存器AR0710H17H辅助寄存器 SP18H堆栈指针BK19H循环缓冲大小BRC1AH块重复计数器RSA1BH块重复起始地址寄存器名称地址说明REA1CH块重复终止地址寄存器PMST1DH处理器方式状态寄存器XPC1EH扩展程序计数器TIM24H定时器0寄存器PRD25H定时器0周期寄存器TCR26H定时器0控制寄存器 SWWSR28H软件等待状态寄存器BSCR29H分区转换控制寄存器SWCR2BH软件等待状态控制寄存器HPIC2CH主机接口控制寄存器TIM130H定时器1寄存器PRD131H定时器1周期寄存器TCR132H定时器1控制寄存器GPIOCR3CH通用I/O控制寄存器，控制主机接口和TOUTlGPIOSR3DH通用I/O状态寄存器，主机接口作通用I/O时有用返回本节2.3.4 I/O存储器存储器n除程序存储器空间和数据存储器空间外，除程序存储器空间和数据存储器空间外，C54x系系列器件还提供了列器件还提供了I/O存储器空间，利用存储器空间，利用I/O空间可空间可以扩展外部存储器。以扩展外部存储器。 I/O存储器空间为存储器空间为64K字字（0000hFFFFh），），有两条指令有两条指令PORTR和和PORTW可以对可以对I/O存储器空间操作，读写时序与存储器空间操作，读写时序与程序存储器空间和数据存储器空间有很大不同。程序存储器空间和数据存储器空间有很大不同。 返回本节2.4 中央处理单元（中央处理单元（CPU）nCPU的基本组成如下：的基本组成如下：nCPU状态和控制寄存器状态和控制寄存器n40位算术逻辑单元（位算术逻辑单元（ALU）n40位累加器位累加器A和和Bn桶形移位寄存器桶形移位寄存器n乘法器乘法器/加法器单元加法器单元n比较、选择和存储单元（比较、选择和存储单元（CSSU）n 指数编码器指数编码器返回首页1算术逻辑单元（算术逻辑单元（ALU）和累加器和累加器nTMS320C54x使使用用40位位算算术术逻逻辑辑单单元元（ALU）和和两两个个40位位累累加加器器（ACCA和和ACCB）来来完完成成算算术术运运算算和和逻逻辑辑运运算算，且且大大多多数数都都是是单单周周期期指指令令。ALU功能框图如图功能框图如图2-4所示。所示。图2-4 ALU功能框图2桶形移位寄存器桶形移位寄存器n如如图图2-5所所示示为为桶桶形形移移位位寄寄存存器器的的功功能能框框图图。桶桶形形移移位位寄寄存存器器的的输输入入可可以以为为：从从DB获获得得的的16位位操操作作数数；从从DB和和CB获获得得的的32位位操操作作数数；从从累累加加器器A或或B获获得得的的40位位操操作作数数。桶桶形形移移位位寄寄存存器器的的输输出出连连到到ALU或或经经过过MSW/LSW（最最高高有有效效字字/最最低有效字）写选择单元至低有效字）写选择单元至EB总线。总线。 图2-5 桶形移位器的功能框图3乘法器乘法器/加法器单元加法器单元nC54x CPU有有一一个个1717位位的的硬硬件件乘乘法法器器，与与40位位的的专专用用加加法法器器相相连连，可可以以在在单单周周期期内内完完成成一一次次乘乘法法累累加加运运算算。其其功功能能框框图图如如图图2-6所所示示。乘乘法法器器的的输输出出经经小小数数/整整数数乘乘法法（FRCT）输输入入控控制制后后加加到到加加法法器器的的一一个个输输入入端端，加加法法器器的的另另一一个个输输入入端端来来自累加器自累加器A或或B。n加加法法器器还还包包括括零零检检测测器器、舍舍入入器器（二二进进制制补补码码）及溢出及溢出/饱和逻辑电路。饱和逻辑电路。 图2-6 乘法器/加法器单元功能框图4比较、选择和存储单元（比较、选择和存储单元（CSSU）n比比较较、选选择择和和存存储储单单元元（CSSU）是是专专门门为为Viterbi算算法法设设计计的的加加法法/比比较较/选选择择（ACS）操操作作的硬件单元，其功能框图如图的硬件单元，其功能框图如图2-7所示。所示。nCSSU支支持持均均衡衡器器和和信信道道译译码码器器所所用用的的各各种种Viterbi算法。算法。Viterbi算法示意图如图算法示意图如图2-8所示。所示。 图2-7 比较、选择和存储单元（CSSU）功能框图图2-8 Viterbi算法示意图5指数编码器指数编码器n指指数数编编码码器器用用于于支支持持单单周周期期指指令令EXP的的专专用用硬硬件件。在在EXP指指令令中中，累累加加器器中中的的指指数数值值能能以以二二进进制制补补码码的的形形式式（-831）存存储储在在T寄寄存存器器中中。指指数数值值定定义义为为前前面面的的冗冗余余位位数数减减8的的差差值值，即即累累加加器器中中为为消消除除非非有有效效符符号号位位所所需需移移动动的的位位数数。当当累累加加器器中中的的值超过值超过32位时，指数为负值。位时，指数为负值。6CPU状态和控制寄存器状态和控制寄存器nTMS320C54x有有三三个个状状态态和和控控制制寄寄存存器器，分分别别为为状状态态寄寄存存器器ST0、状状态态寄寄存存器器ST1和和处处理理器器方方式式状状态态寄寄存存器器PMST。ST0和和ST1包包括括各各种种工工作作条条件件和和工工作作方方式式的的状状态态，PMST包包括括存存储储器器配配置置状状态态和控制信息。和控制信息。n状状态态寄寄存存器器ST0的的位位结结构构如如图图2-9所所示示，表表2-2所所示是示是ST0的说明。的说明。 图2-9 状态寄存器ST0位结构1513121110980ARPTCCOVAOVBDP表2-2 状态寄存器ST01514131211109876540BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM图2-10 状态寄存器ST1的位结构表2-3 状态寄存器ST1(1)表2-3 状态寄存器ST1(2)1576543210IPTRMP/MCOVLYAVISDROMCLKOFFtSMULtSSTt图2-11 处理器方式状态寄存器PMST的位结构表2-4 状态寄存器PMST返回本节2.5 TMS320C54x片内外设简介片内外设简介1通用通用I/O引脚引脚2定时器定时器3时钟发生器时钟发生器4主机接口（主机接口（HPI）5串行口串行口6软件可编程等待状态发生器软件可编程等待状态发生器7可编程分区转换逻辑可编程分区转换逻辑返回首页2.6 硬件复位操作硬件复位操作复位期间，处理器进行以下操作：复位期间，处理器进行以下操作：nPMST中的中断向量指针中的中断向量指针IPTR设置成设置成1FFH。nPMST中的中的MP/位设置成与引脚位设置成与引脚MP/状态相同的值。状态相同的值。nPC设置为设置为FF80H。n扩展程序计数器扩展程序计数器XPC清清0。n 无论无论MP/状态如何，将状态如何，将FF80H加到地址总线。加到地址总线。返回首页n数据线变为高阻态，控制线处于无效状态。数据线变为高阻态，控制线处于无效状态。n产生产生信号。信号。nST1中中的的中中断断方方式式位位INTM置置1，关关闭闭所所有有可可屏屏蔽蔽中断。中断。n中断标志寄存器中断标志寄存器IFR清清0。n产生同步复位信号（），初始化外围电路。产生同步复位信号（），初始化外围电路。下列状态位置成初始值下列状态位置成初始值nARP = 0 CLKOFF = 0 HM = 0 SXM = 1nASM = 0CMPT = 0INTM = 1TC = 1nAVIS = 0CPL = 0OVA = 0XF = 1nBRAF = 0 DP = 0OVB = 0nC =1DROM = 0OVLY = 0 nC16 = 0FRCT = 0OVM = 0n如如果果MP/=0，程程序序从从片片内内ROM开开始始执执行行，否否则则，从从片片外外程序存储器开始执行。程序存储器开始执行。返回本节2.7 TMS320VC5402引脚及说明引脚及说明图2-12 TMS320VC5402的引脚 1返回首页图2-12 TMS320VC5402的引脚2表2-5 TMS320VC5402引脚说明1表2-5 TMS320VC5402引脚说明2表2-5 TMS320VC5402引脚说明3表2-5 TMS320VC5402引脚说明4表2-5 TMS320VC5402引脚说明5表2-5 TMS320VC5402引脚说明6表2-5 TMS320VC5402引脚说明7返回本节表2-5 TMS320VC5402引脚说明8