第三章第三章第三章第三章 组合逻辑组合逻辑组合逻辑组合逻辑电路电路电路电路3.1 3.1 组合逻辑电路的特点组合逻辑电路的特点和任务和任务3.2 3.2 组合逻辑电路的分析组合逻辑电路的分析和设计和设计3.3 3.3 常用组合逻辑电路常用组合逻辑电路返回第3章上页下页 组合逻辑电路的特点：组合逻辑电路的特点：输出状态只与当前的输入状态有关，与原输出状态无关。或者说，当输入变量取任意一组确定的值以后，输出变量的状态就唯一地被确定。上页下页第3章返回 把门电路按一定的规律加以组合，可以构成具有各种功能的逻辑电路，称为组组合逻辑电路。合逻辑电路。3.1 3.1 组合逻辑电路的特点和任务组合逻辑电路的特点和任务一一. .组合逻辑电路的分析组合逻辑电路的分析 步骤： 1.根据已知逻辑电路图写出逻辑式2.对逻辑式进行化简3.根据最简逻辑式列出逻辑状态表4.根据逻辑状态表分析逻辑功能第3章上页下页3.2 3.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计组合逻辑电路的分析和设计组合逻辑电路的分析和设计返回分析图示逻辑电路的功能分析图示逻辑电路的功能ABF A AB A AB B AB B AB 解：1.逻辑式 F = A AB B AB F = A AB + B AB = A（A + B）+ B（A + B）= AB + BA状态表：A B F0 0 00 0 00 1 10 1 11 10 10 12 21 1 1 1 0 0符号：ABF=13.逻辑功能：异或关系第3章上页下页AB返回利用利用AB=A+B 运算法则运算法则！利用利用A.A= 0 运算法则运算法则！2.化简：F = A B +A B = A B 例题例题3.2.13.2.11+UCCKATYRAB11+5V1001两地控制一灯电路两地控制一灯电路Y =1 时：灯亮Y =0 时：灯灭逻辑关系： 开关开关 输出输出 灯灯 A B Y 0 0 0 灭 0 1 1 亮 1 0 1 亮 1 1 0 灭第3章上页下页返回0 01 11 10 00 0 1 1二二. .组合逻辑电路的设计组合逻辑电路的设计步骤：步骤：1. 根据逻辑要求列出逻辑状态表2. 根据状态表写出逻辑式3. 对逻辑式进行化简4. 根据最简逻辑式画出逻辑电路图第3章上页下页返回 设计一逻辑电路供三人设计一逻辑电路供三人（A B C）表决使用。每表决使用。每人有一电键，如果他赞成，就按电键，表示人有一电键，如果他赞成，就按电键，表示1 1; ;如果不如果不赞成，不按电键，表示赞成，不按电键，表示0 0。表决结果用指示灯来表示，。表决结果用指示灯来表示，如果多数赞成，则指示灯亮如果多数赞成，则指示灯亮 F = 1 1，反之则不亮反之则不亮 F = 0 0 。解：解：1. 1. 列出逻辑状态表列出逻辑状态表A B C F0 0 00 0 00 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 2. 2. 写出逻辑式写出逻辑式对应对应 F F 为为1 1的项有的项有4 4种输入组合种输入组合F = A B C +A B C + A B C + ABC第3章上页下页返回00010111 例题例题3.2.23.2.2 3. . 化简：化简：F F4. 4. 画出逻辑电路图画出逻辑电路图第3章上页下页返回 = A B C + A B C + A B C + ABCF = AB + BC + AC = A B C + A B C + A B C + ABC+ABC+ABC= BC（A+A）+AC（B+B）+AB（C+C）1 1ABCF3.3.1 3.3.1 加法器加法器一一. . 半加器：半加器：只求本位相加，不计低位进位只求本位相加，不计低位进位1.1.半加器逻辑状态表半加器逻辑状态表 ( A.B:两个相加位； S：半加和 C：进位数； ）2. 2. 逻辑关系式逻辑关系式：S = A B + A B = A B C = A B = A B第3章上页下页返回A B S C0 0 0 00 1 1 01 0 1 01 1 0 13.3 3.3 常用组合逻辑电路常用组合逻辑电路常用组合逻辑电路常用组合逻辑电路“与非” 门实现3.3.逻辑图逻辑图“异或”门 实现半加器符号ABSCC0第3章上页下页ABSC= 1&ABS1 1C返回S = A B + A B = A B C = A B = A B二二. . 全加器：全加器：本位相加，并计低位进位本位相加，并计低位进位1.全加器的逻辑状态表全加器的逻辑状态表：第3章上页下页返回（An，Bn：两个相加位；Cn 1 ：低位来的进位数； Sn：全加和 Cn：进位数； ） An Bn Cn-1 Sn Cn0 0 0 0 00 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 11 1 0 0 11 1 1 1 1第3章上页下页返回AnBnCn-1Sn=AnBnCn-1+AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+Cn=AnBnCn-1+2.2.逻辑式逻辑式An Bn Cn-1 Sn Cn0 0 0 0 00 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 11 1 0 0 11 1 1 1 1AnBnCn-1AnBnCn-1+AnBnCn-1+AnBnCn-1Sn=AnBnCn-1（+ AnBn）+Cn-1（ AnBn+AnBn）=S Cn-1+ S Cn-1AnBnAnBn+S=则：则：S=AnBn+ AnBn令：令：，证明证明：AnBn+ AnBnS=（=An+Bn）（An+Bn）3.化简化简AnBnAnBn=+=AnAn+AnBnAnBnBnBn+AnBn=AnBn+第3章上页下页返回=SCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+Cn=Cn-1（AnBn+AnBn）+ AnBn（Cn-1+ Cn-1）=Cn-1（AnBn+AnBn）+ AnBnCn-1= S+ AnBn=S Cn-1+ S Cn-1=SCn-1SnS=AnBn+ AnBnCn-1=S+ AnBnCn第3章上页下页返回4. 4. 全加器逻辑图全加器逻辑图AnBnCn-1SnCn1C0C01 11 11 11 10 01 10 0设设：An = 1 1，Bn = 1 1 Cn-1 = 1 1 则则：Sn = 1 1 Cn = 1 11 1AnBnCn-1SnCnCIC03. . 全加器符号全加器符号第3章上页下页返回Cn-1=S+AnBnCn=S Cn-1+S Cn-1SnAnBnS=AnBn+SCC=AnBnSCn-1 实现两个四位二进制数的加法运算。实现两个四位二进制数的加法运算。 A 11011101；B10111011 用四个全加器组成串联电路C3A3B3S3S2S1S0A2A1A0B2B1B0C0 CIC0 CIC0 CIC0 CIC1C2C01 11 10 01 11011=0=0=1 1=0=0=1 1=0=0=1=1=1=1=1 1特点：特点：串行进位；运算速度慢；电路简单；加法运算电路是微型机CPU中一个关键部件第3章上页下页返回1 1 0 1（A）（B）（S）+1 0 1 1 11 0 0 0 例题例题3.3.13.3.13.3.23.3.2 编码器编码器、译码器及数字显示译码器及数字显示编编码码过过程程1. 确定二进制代码位数：确定二进制代码位数：n位二进制有位二进制有2 个代码个代码n2.2.列编码表列编码表3.3.由编码表写逻辑式由编码表写逻辑式4.4.画逻辑图画逻辑图第3章上页下页1.1.编码器：编码器： 编码就是用二进制代码来表示一个给定的十进制数或字符。完成这一功能的逻辑电路称为编码器 。返回 二二十进制编码器十进制编码器将0 9用相应二进制代码表示，称二十进制代码即BCD码8421 BCD码编码表：码编码表：输出输入十进制数Y3 Y2 Y1 Y00（I0） 0 0 0 0 0 0 0 01（I1） 0 0 0 0 0 0 1 12（I2） 0 0 0 0 1 1 0 03（I3） 0 0 0 0 1 1 1 14（I4） 0 0 1 1 0 0 0 05（I5） 0 0 1 1 0 0 1 16（I6） 0 0 1 1 1 1 0 07（I7） 0 0 1 1 1 1 1 18（I8） 1 1 0 0 0 0 0 09（I9） 1 1 0 0 0 0 1 1Y3= I8 + I9 = I8 I9Y2= I4+I5+I6+I7 = I4 I5 I6 I7Y1= I2+I3+I6+I7 = I2 I3 I6 I7Y0= I1+I3+I5+I7+I9 = I1 I3 I5 I7 I9第3章上页下页 二进制代码位数：四位二进制代码位数：四位 编码表编码表： 逻辑式：逻辑式：返回S9S0S1S3S5S7S8S2S4S61 3 5 7 0 9 2 4 6 8 I0I1I2I4I5I6I7I8I9+5V1k10Y3Y2Y1Y001 10 00I3设设：输入为：输入为4则则：Y3 Y2 Y1 Y0 为为 01000100第3章上页0 0 逻辑图逻辑图返回设设：输入为：输入为9则则：Y3 Y2 Y1 Y0 为为 100110010 00 01 10 00 01 1下页2. 2. 译码器译码器 译码器也称解码器。它是编码的逆过程。第3章上页返回二进制译码器：译译码码过过程程 （ 3/8 译码器）3线8线译码器2线4线译码器 （ 2/4 译码器）4线16线译码器 （ 4/16 译码器）1. 列出译码器的状态表2.由状态表写出逻辑式3.画出逻辑图下页输 入输 出A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0第3章上页下页返回译码译码器逻器逻辑式辑式：Y0=ABCY1=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABC3/8 译码器状态表译码器状态表B 1 1 1 A A B C C 注：输出低电平有效注：输出低电平有效第3章上页下页返回3/8 3/8 译码器逻辑图译码器逻辑图ABC1 11 11 11 11 10 01 11 1Y0Y1Y2Y3Y5Y6Y71 10 01 11 10 00 01 11 10 0Y4半导体数码管两种接法fbecdaghfgabedch由八个发光二极管封装而成工作电压：1.5 5V工作电流：几毫安 几十毫安a b c d efgh共阴极接法+abcdefgh共阳极接法第3章上页下页返回3. .数字显示数字显示七段显示译码器七段显示译码器逻辑状态表CT 74LS 247译码器+UCCfg abced161412101357A1A2LT BI RBI A3GND15111392468A0试灯输入端灭灯输入端灭0输入端LT RBI BI 的作用第3章上页LT RBI BI 作用作用 显示显示0 0 1 1 试灯试灯 8 0 灭灯灭灯 全灭全灭1 1 0 0 1 1 灭灭0 灭灭0下页输入输出显示A3 A2 A1 A0 a b c d e f g 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 1 1 1 0 00 0 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 30 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 20 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 40 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 50 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 60 0 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 71 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 81 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 9返回CT74LS247 7A3A2A1A0+5VLTBIabdefgcRBIc七段译码器与数码管的连接图七段译码器与数码管的连接图七段译码器与数码管的连接图七段译码器与数码管的连接图来自计数器限流电阻试灯全灭RBILT显示000000000001灭 0显示显示11111第3章上页下页abcdefg返回1