数字电子技术基础习题数字电子技术基础习题第一章第一章第一章第一章 数字逻辑基础数字逻辑基础数字逻辑基础数字逻辑基础一、填空题一、填空题一、填空题一、填空题 1. 1. 十进制数十进制数 128 128 对应的二进制数是对应的二进制数是 ，对应对应 8421BCD 8421BCD 码是码是 ，对应的十六进，对应的十六进制数是制数是 。100000000001001010001 1018001 1二、判断题二、判断题二、判断题二、判断题1. 1. 数字电路中用数字电路中用“1”1”和和“0”0”分别表示两种状态分别表示两种状态, ,二者二者无大小之分。（无大小之分。（ ）2. 2. 在时间和幅度上都断续变化的信号是数字信号，语在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（音信号不是数字信号。（ ）3. 若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）4. 逻辑函数 已是最简与或表达式。（ ）5. 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ） 6. 6. 因为逻辑表达式因为逻辑表达式A A+ +B B+ +ABAB= =A A+ +B B 成立，所以成立，所以 ABAB=0=0成立。（成立。（ ） 7.7. 已知已知 ABAB + + C C = = ABAB + + D D，则可得，则可得 C C = = D D 。（。（ ）8. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ）9. 因为逻辑表达式 成立，所以 成立。（ ）10. 异或函数与同或函数在逻辑上互为反函数。（ ）三、单项选择题三、单项选择题三、单项选择题三、单项选择题 1. 1. 十进制数十进制数2525用用8421BCD8421BCD码表示为码表示为 。 2. 2. 在在 输入情况下，输入情况下，“与非与非”运算的结果是逻辑运算的结果是逻辑0 0。 A.A.全部输入是全部输入是0 B.0 B.任一输入是任一输入是0 0 C. C.仅一输入是仅一输入是0 D.0 D.全部输入是全部输入是1 1 3. 3. 逻辑函数逻辑函数 = = 。 A.B B.A C. D. A.B B.A C. D. 4. 4. 当逻辑函数有当逻辑函数有n n个变量时，共有个变量时，共有 个变量取值组个变量取值组 合？合？ 2n2n 5. 5. 以下表达式中符合逻辑运算法则的是以下表达式中符合逻辑运算法则的是 。 A.CC=CA.CC=C2 2 1 D.A+1=1 1 D.A+1=1 6. A+BC =6. A+BC = 。 A.A+B B.A+C C.A.A+B B.A+C C.（A+BA+B）（）（A+CA+C） D.B+CD.B+C D DD DD DA AC CB7. 7. 在函数在函数F F = =ABAB+ +CD CD 的真值表中，的真值表中，F F =1=1的状态有的状态有 个？个？ A.2 B.4 C.6 D.7 A.2 B.4 C.6 D.7 8. 8. 已知某二变量输入逻辑门的输入已知某二变量输入逻辑门的输入 A A、B B及输出及输出Y Y的波形的波形 如下，它为如下，它为 逻辑门的功能。逻辑门的功能。 A.A.与非门与非门 B.B.或非门或非门 C.C.与门与门 D.D.异或门异或门 D DC C四、多项选择题四、多项选择题四、多项选择题四、多项选择题1. 1. 下列现象中下列现象中，是，是数字量的是数字量的是 。 A.A.手电筒开关手电筒开关 B.B.普通水龙头中的流水量普通水龙头中的流水量 C.C.汽车的车门开关汽车的车门开关 D.D.房间内的温度房间内的温度2. 2. 与模拟电路相比，数字电路主要的优点有与模拟电路相比，数字电路主要的优点有 。 A.A.容易设计容易设计 B.B.通用性强通用性强 C.C.保密性好保密性好 D.D.抗干扰能力强抗干扰能力强 3. = 3. = 。 A. B. A. B. C. D. C. D. 4. 4. 逻辑函数的表示方法中具有唯一性的是逻辑函数的表示方法中具有唯一性的是 。 A.A.真值表真值表 B.B.表达式表达式 C.C.逻辑图逻辑图 D.D.卡诺图卡诺图5. 5. 在在 输入情况下，输入情况下，“或非或非”运算的结果是逻辑运算的结果是逻辑0 0。 A.A.全部输入是全部输入是0 B.0 B.全部输入是全部输入是1 1 C. C.任一输入为任一输入为0 0，其他输入为，其他输入为1 D.1 D.任一输入为任一输入为1 1 AC ACADBCDBCD五、计算分析五、计算分析五、计算分析五、计算分析1. 1. 1. 1. 将下列十进制数转换为二进制数：将下列十进制数转换为二进制数：将下列十进制数转换为二进制数：将下列十进制数转换为二进制数： 24 63 129 36524 63 129 36524 63 129 36524 63 129 365 2.2.2.2.将下列二进制数转换成十进制数：将下列二进制数转换成十进制数：将下列二进制数转换成十进制数：将下列二进制数转换成十进制数： 1011 11010 1110101 101000111011 11010 1110101 101000111011 11010 1110101 101000111011 11010 1110101 101000113.3.3.3.将下列二进制数转换成十六进制数：将下列二进制数转换成十六进制数：将下列二进制数转换成十六进制数：将下列二进制数转换成十六进制数： 1) 1) 1) 1) 2) 2) 2) 2)4.4.将下列十六进制数转换成二进制数：将下列十六进制数转换成二进制数： 5E 2D4 F05E 2D4 F05.5.将下列十进制数转换成十六进制数：将下列十进制数转换成十六进制数： 37 312 12537 312 1256.6.将下列十六进制数转换成十进制数：将下列十六进制数转换成十进制数： A0 F43 6A 10A0 F43 6A 107. 7. 当变量，取哪些组合时，下列逻辑函数的当变量，取哪些组合时，下列逻辑函数的值为值为1 1： 1)1)解：当解：当A A、B B、C C分别为分别为010010、100100、101101、110110 时，逻辑函数的值为时，逻辑函数的值为1 1。 2)2)解：当解：当A A、B B、C C分别为分别为010010、100100、101101时，逻辑函数时，逻辑函数的值为的值为1 1。8. 8. 写出图写出图1-111-11中各逻辑图输出的逻辑表达式中各逻辑图输出的逻辑表达式( (提示：提示：根据逻辑图逐级写出输出端的逻辑函数式根据逻辑图逐级写出输出端的逻辑函数式) )。解：解：a a图的逻辑表达式为图的逻辑表达式为 b b图的逻辑表达式为图的逻辑表达式为9.9.试画出下列逻辑函数表达式的逻辑图：试画出下列逻辑函数表达式的逻辑图： 1)1) 2) 2) 10.10.用真值表验证下列等式：用真值表验证下列等式：1) 1) 解：函数和的真值表如下：解：函数和的真值表如下： 两函数具有相同的真值表，所以等式成立。两函数具有相同的真值表，所以等式成立。 2) 2) 解：函数和的真值表如下：解：函数和的真值表如下： 两函数具有相同的真值表，所以等式成立。两函数具有相同的真值表，所以等式成立。11.11.利用代数法证明下列等式：利用代数法证明下列等式： 1)1)证明：证明： 2)2)证明：证明： 12.12.试根据逻辑函数试根据逻辑函数 的真值表，分别写出它们的的真值表，分别写出它们的与或表达式：与或表达式：解：解： 13.13.用代数法将下列各逻辑式化简成最简与或式：用代数法将下列各逻辑式化简成最简与或式： 1)1)解：解：2)2)解：解：3)3)解：解： 14.14.将下列函数展开为最小项表达式：将下列函数展开为最小项表达式： 1)1)2)2)15. 15. 将下列函数化简并转换为较简的与或式，与非将下列函数化简并转换为较简的与或式，与非与非式，或与非式，或与式，与或非式和或非与式，与或非式和或非或非式：或非式： 1) 1) 2)2) 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路一、填空题一、填空题1. 1. 若要实现逻辑函数若要实现逻辑函数F=AB+BCF=AB+BC，可以用一个，可以用一个 门；门； 或者用或者用 个与非门；或者用个与非门；或者用 个或非门。个或非门。2. 2. 半加器有半加器有 个输入端，个输入端， 个输出端；全加器有个输出端；全加器有 个输入端，个输入端， 个输出端。个输出端。3. 3. 半导体数码显示器的内部接法有两种形式：半导体数码显示器的内部接法有两种形式： 共共 接法和共接法和共 接法。接法。4. 4. 对于共阳接法的发光二极管数码显示器，对于共阳接法的发光二极管数码显示器， 应采用应采用 电平驱动的七段显示译码器。电平驱动的七段显示译码器。与或三四2232阴极阳极低二、判断题二、判断题 1.优先编码器的编码信号是相互排斥的，不允许多个 编码信号同时有效。 （ ）2. 半导体数码显示器的工作电流大，约10mA左右，因 此，需要考虑电流驱动问题。（ ）3. 液晶显示器的优点是功耗极小、工作电压低。 （ ）4. 液晶显示器可以在完全黑暗的工作环境中使用。 （ ） 三、单项选择题三、单项选择题 1.若在编码器中有50个编码对象，则要求输出二进 制代码位数为（ ）位。 A.5 B.6 C.10 D.50 2. 八路数据分配器，其地址输入端有（ ）个。 A.1 B.2 C.3 D.8 BC四、计算分析四、计算分析四、计算分析四、计算分析1.1.试分析图所示逻辑电路的功能。试分析图所示逻辑电路的功能。试分析图所示逻辑电路的功能。试分析图所示逻辑电路的功能。解：解：解：解：1 1）逐级写出逻辑表达式。）逐级写出逻辑表达式。）逐级写出逻辑表达式。）逐级写出逻辑表达式。 2 2）列出真值表）列出真值表）列出真值表）列出真值表 3 3）功能分析）功能分析）功能分析）功能分析该电路为奇偶校验电路该电路为奇偶校验电路该电路为奇偶校验电路该电路为奇偶校验电路 2.2.逻辑电路如图所示，试分析其逻辑功能。逻辑电路如图所示，试分析其逻辑功能。解：解：1 1）逐级写出逻辑表达式。）逐级写出逻辑表达式。 2 2）转换成较简的与或表达式。）转换成较简的与或表达式。 3 3）列出真值表。如下表所示。）列出真值表。如下表所示。是是A A、B B的同或逻辑的同或逻辑 3.3.试分析图所示逻辑电路的功能。试分析图所示逻辑电路的功能。解：解：1 1）逐级写出逻辑表达式）逐级写出逻辑表达式 2 2）转换成较简的表达式）转换成较简的表达式 3 3）列出真值表）列出真值表 4 4）分析逻辑功能。）分析逻辑功能。 为全加器的逻辑电路图。为全加器的逻辑电路图。 4. 4. 试用与非门和反相器设计一个四位的奇偶校验器，即当四位数试用与非门和反相器设计一个四位的奇偶校验器，即当四位数中有奇数个中有奇数个1 1时，输出为时，输出为0 0，否则输出为，否则输出为1 1。解：解：1 1）分析命题。设输入变量为、，输出变量用）分析命题。设输入变量为、，输出变量用表示，然后对逻辑变量进行赋值：表示，然后对逻辑变量进行赋值：= =表示、表示、四位数中有奇数个，四位数中有奇数个，= =表示、四位数中有偶表示、四位数中有偶数个。数个。2 2）根据题意列真值表）根据题意列真值表（见后表）（见后表） 3 3）根据真值表写出相应的逻辑表达式并进行化简和变换。）根据真值表写出相应的逻辑表达式并进行化简和变换。由于要求用与非门和反相器实现，所以表达式应该用与非由于要求用与非门和反相器实现，所以表达式应该用与非与非与非表达式。根据真值表可得：表达式。根据真值表可得： 4 4）画出函数的逻辑图（图略）画出函数的逻辑图（图略）。返回返回5.5.设计一个故障指示电路，要求的条件如下：设计一个故障指示电路，要求的条件如下： 1 1）两台电动机同时工作时，绿灯亮；）两台电动机同时工作时，绿灯亮； 2 2）其中一台发生故障时，黄灯亮；）其中一台发生故障时，黄灯亮； 3 3）两台发动机都有故障时，则红灯亮。）两台发动机都有故障时，则红灯亮。解：解：1 1）分析命题。设输入变量为、，分别表示两台电动机）分析命题。设输入变量为、，分别表示两台电动机的工作状态，输出变量用、表示。然后对逻辑变量进行的工作状态，输出变量用、表示。然后对逻辑变量进行赋值：、为时表示电动机正常工作，、为时表示电赋值：、为时表示电动机正常工作，、为时表示电动机发生故障；动机发生故障；= =表示、两台电动机同时工作；表示、两台电动机同时工作；= =表示、两台电动机中有一台发生故障；表示、两台电动机中有一台发生故障；= =表示、两表示、两台电动机都有故障。台电动机都有故障。2 2）根据题意列真值表）根据题意列真值表（见后表）（见后表） 根据真值表可得：根据真值表可得：4 4）画出函数的逻辑图（图略）画出函数的逻辑图（图略） 1 1）两台电动机同时工作时，绿灯亮；）两台电动机同时工作时，绿灯亮； 2 2）其中一台发生故障时，黄灯亮；）其中一台发生故障时，黄灯亮； 3 3）两台发动机都有故障时，则红灯亮。）两台发动机都有故障时，则红灯亮。返回返回6.6.有一列自动控制的地铁电气列车，在所有的门都已关上和下一有一列自动控制的地铁电气列车，在所有的门都已关上和下一段路轨已空出的条件下才能离开站台。但是，如果发生关门故障，段路轨已空出的条件下才能离开站台。但是，如果发生关门故障，则在开着门的情况下，车子可以通过手动操作开动，但仍要求下则在开着门的情况下，车子可以通过手动操作开动，但仍要求下一段空出路轨。试用与非门设计一个指示电气列车开动的逻辑电一段空出路轨。试用与非门设计一个指示电气列车开动的逻辑电路。（提示：设为门开关信号，门关；为路轨控制信路。（提示：设为门开关信号，门关；为路轨控制信号，路轨空出；为手动操作信号，手动操作；号，路轨空出；为手动操作信号，手动操作；为列车开动信号，列车开动。）为列车开动信号，列车开动。）解：解：1 1）分析命题。设输入变量为、，为门开关信号，）分析命题。设输入变量为、，为门开关信号，门关；为路轨控制信号，路轨空出；为手动操门关；为路轨控制信号，路轨空出；为手动操作信号，手动操作；为列车开动信号，列车开动。作信号，手动操作；为列车开动信号，列车开动。2 2）根据题意列真值表）根据题意列真值表根据根据真值表真值表可得：可得：4 4）画出函数的逻辑图（图略）。）画出函数的逻辑图（图略）。返回返回10.10. 如图所示，如图所示，74HC15374HC153是四选一数据选择器，试写出输出的是四选一数据选择器，试写出输出的最简与或表达式，并用最简与或表达式，并用74HC15374HC153实现逻辑函数：实现逻辑函数：解：解：11.11. 如图所示，如图所示，74HC15174HC151是八选一数据选择器，试写出输出的是八选一数据选择器，试写出输出的最简与或表达式，并用最简与或表达式，并用74HC15174HC151实现逻辑函数：实现逻辑函数：解：11.11.如图所示，如图所示，74HC13874HC138是是3 3线线-8-8线译码器，试写出线译码器，试写出Z Z1 1、Z Z2 2的最简的最简与或式。与或式。解：解： 14.14.用用3 3线线-8-8线译码器线译码器74HC13874HC138和与非门分别实现下列逻辑函数。和与非门分别实现下列逻辑函数。 提示：先将下列逻辑函数转换成最小项表达式，然后再转换提示：先将下列逻辑函数转换成最小项表达式，然后再转换成与非成与非- -与非表达式。另外，与非表达式。另外，74HC13874HC138的输出分别等于输入的输出分别等于输入变量的与非逻辑，例如，变量的与非逻辑，例如， 。 1 1） 2 2）解：解：1 1） 2)2)15.15.试用试用EPROMEPROM实现一组逻辑函数：实现一组逻辑函数： 指出需要多大容量的指出需要多大容量的EPROMEPROM，并且列出存储矩阵的存储内容表。，并且列出存储矩阵的存储内容表。解：需要解：需要 位，即位，即164164位容量的位容量的EPROMEPROM。经过函数变换，。经过函数变换，一、判断题一、判断题 1. 由两个TTL或非门构成的基本RS触发器，当 R=S=0时，触发器的状态为不定。（ ） 2. RS触发器的约束条件RS=0表示不允许出现 R=S=1的输入。（ ） 触发器电路触发器电路 3. 边沿JK触发器，在CP为高电平期间，当 J=K=1时，状态会翻转一次。（ ） 4. 同步触发器存在空翻现象，而边沿触发器 和主从触发器克服了空翻。（ ） 5. D触发器的特性方程为Qn+1=D，与Qn无 关，所以它没有记忆功能。（ ） 6. RS触发器的不定状态是指 RS输入信号同时消失后(同时变为“0”或同时变为“1”)，触发器转换到什么状态将不能确定，可能为1态，也可能为0态。 ( ) 二、单项选择题二、单项选择题二、单项选择题二、单项选择题 1. 为实现将JK触发器转换为D触发器，应使 。 A. J=D, K= B. K=D, J= C. J=K=D D. J=K= 2. 对于JK触发器，若J=K，则可完成 触发器的逻辑功能。 A.RS B.D C.T D.T 3. 欲使D触发器按Qn+1= 工作，应使输入 D= 。 A. 0 B. 1 C. Q D.ACD4. 对于D触发器，欲使Qn+1=Qn，应使输入 D= 。 n D.5. 一个触发器可记录一位二进制代码，它有（ ）个稳态。 A.4 B.1 C.2 D.3 6. 在下列触发器中，有约束条件的是（ ）。 A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/FCCC四、计算分析四、计算分析1.1.由两个与非门构成的基本由两个与非门构成的基本RSRS触发器中，触发输入信号如图所示，触发器中，触发输入信号如图所示，试画出其试画出其Q Q 和和 端的波形。端的波形。 2.2.由两个或非门构成的基本由两个或非门构成的基本RSRS触发器中，已知触发器中，已知R R、S S 端端的波形如图所示，试画出的波形如图所示，试画出Q Q、 的波形。设触发器的初的波形。设触发器的初始状态为始状态为0 0。 3.3.设图所示的同步设图所示的同步RSRS触发器初始状态为触发器初始状态为0 0，R R、S S 端的波端的波形如图所示。试画出其输出端形如图所示。试画出其输出端Q Q、 的波形。的波形。4.4.在图所示的维持阻塞在图所示的维持阻塞D D触发器中，已知触发器中，已知CPCP、D D、 、 的波形如图所示，试画出其的波形如图所示，试画出其Q Q 端的波形。设触发器的初端的波形。设触发器的初态为态为0 0。 10.10.已知下降沿触发型已知下降沿触发型JKJK触发器的触发器的CPCP、J J、K K 波形如图所波形如图所示，试分别画出其示，试分别画出其Q Q 端的波形。设端的波形。设 = = =1=1，触发，触发器的初始状态为零。器的初始状态为零。 一、填空题一、填空题一、填空题一、填空题1. 1. 组合逻辑电路任何时刻的输出信号，与该时刻组合逻辑电路任何时刻的输出信号，与该时刻 的输入信号的输入信号 ；与电路原来所处的状态；与电路原来所处的状态 ；时序逻辑电路任何时刻的输出信号，；时序逻辑电路任何时刻的输出信号， 与该时刻的输入信号与该时刻的输入信号 ；与信号作用前电；与信号作用前电 路原来所处的状态路原来所处的状态 。2.2. 一个一个4 4位移位寄存器，经过位移位寄存器，经过 个时钟脉冲个时钟脉冲 CPCP后，后，4 4位串行输入数码全部存入寄存器；位串行输入数码全部存入寄存器； 再经过再经过 个时钟脉冲个时钟脉冲CPCP后可串行输出后可串行输出4 4位位 数码。数码。有关有关 有关有关 有关有关 无无关关 4 44 4时序逻辑电路时序逻辑电路3、构成一异步 2n 进制加法计数器需要 个触发器，一般将每个触发器接成 型触发器。如果触发器是上升沿触发翻转的，则将最低位触发器 CP 端与 相连，高位触发器的 CP 端与 相连。4. 时序逻辑电路按照其触发器是否有统一的时钟脉冲控制分为 时序电路和 时序电路。5. 要组成模15计数器，至少需要采用 个触发器。 n n计数或计数或T计数脉冲输入端计数脉冲输入端邻低位邻低位 端端同步同步异步异步4 4二、判断题二、判断题二、判断题二、判断题 1. 异步时序电路的各级触发器类型不同。（ ）2. 组合电路不含有记忆功能的器件。 （ ）3. 模N计数器可用作N分频器。 （ ） 4. 把一个5进制计数器与一个10进制计数器串联 可得到15进制计数器。（ ） 5. 4位同步二进制加法计数器与4位异步二进制 加法计数器的状态转换表不同。（ ）6. 利用反馈归零法获得N进制计数器时，若为异 步置零方式，有短暂的过渡状态，不能稳定而 是立刻变为0状态。（ ）7. 计数器的模是指对输入的计数脉冲的个数。 （ ）8. 具有 N 个独立的状态，计满 N 个计数脉冲 后，状态能进入循环的时序电路，称之模N计 数器。( )三、单项选择题三、单项选择题三、单项选择题三、单项选择题 1. 1. 1. 1. 下列电路中，不属于组合逻辑电路的是（下列电路中，不属于组合逻辑电路的是（下列电路中，不属于组合逻辑电路的是（下列电路中，不属于组合逻辑电路的是（ ）。）。）。）。 A.A.A.A.编码器编码器编码器编码器 B.B.B.B.译码器译码器译码器译码器 C. C. C. C. 数据选择器数据选择器数据选择器数据选择器 D. D. D. D. 计数器计数器计数器计数器 2. 2. 2. 2. 同步时序电路和异步时序电路比较，其差异在于同步时序电路和异步时序电路比较，其差异在于同步时序电路和异步时序电路比较，其差异在于同步时序电路和异步时序电路比较，其差异在于 后者后者后者后者( )( )( )( )。 A.A.A.A.没有触发器没有触发器没有触发器没有触发器 B.B.B.B.没有统一的时钟脉冲控制没有统一的时钟脉冲控制没有统一的时钟脉冲控制没有统一的时钟脉冲控制 C.C.C.C.没有稳定状态没有稳定状态没有稳定状态没有稳定状态 D.D.D.D.输出只与内部状态有关输出只与内部状态有关输出只与内部状态有关输出只与内部状态有关 DB 3. 3. 判断图题所示电路为判断图题所示电路为 （ ） ：A.A.并行输入数码寄存器并行输入数码寄存器 B.B.左移位寄存器左移位寄存器 C.C.右移位寄存器右移位寄存器 D.D.串并行输入移位数码寄存器串并行输入移位数码寄存器 D D4. 4. 在下列逻辑电路中，不是组合逻辑电路的有（在下列逻辑电路中，不是组合逻辑电路的有（ ）。）。 A.A.译码器译码器 B.B.编码器编码器 C.C.全加器全加器 D.D.寄存器寄存器 5. 5. 判断图题所示电路为判断图题所示电路为 （ ） ： A.A.并行输入数码寄存器并行输入数码寄存器 B.B.左移位寄存器左移位寄存器 C.C.右移位寄存器右移位寄存器 D.D.串并行输入移位数码寄存器串并行输入移位数码寄存器 D DA A 6. 6. 下列电路中，常用于数据串并行转换的电路为（下列电路中，常用于数据串并行转换的电路为（ ）。）。 A.A.加法器加法器 B. B. 计数器计数器 C.C.移位寄存器移位寄存器 D.D.数值比较器数值比较器 7. 7. 判断图题所示电路为判断图题所示电路为 （ ） ： A.A.数码寄存器数码寄存器 B.B.左移位寄存器左移位寄存器 C.C.右移位寄存器右移位寄存器 8. 8. 某移位寄存器的时钟脉冲频率为某移位寄存器的时钟脉冲频率为100KH100KHZ Z，欲将存放，欲将存放 在该寄存器中的数左移在该寄存器中的数左移8 8位，完成该操作需要（位，完成该操作需要（ ）时间。）时间。 B BC CB B 9. N9. N个触发器可以构成能寄存（个触发器可以构成能寄存（ ）位二进制数码的）位二进制数码的寄存器。寄存器。 10. 810. 8位移位寄存器，串行输入时经（位移位寄存器，串行输入时经（ ）个脉冲后，）个脉冲后，8 8位数码全部移入寄存器中。位数码全部移入寄存器中。 11. 11. 判断图题所示电路为何种计数器（判断图题所示电路为何种计数器（ ）。）。 A.A.异步二进制减法异步二进制减法 B.B.同步二进制减法同步二进制减法 C.C.异步二进制加法异步二进制加法 D.D.同步二进制加法同步二进制加法 B BD DA12. 12. 用二进制异步计数器从用二进制异步计数器从0 0做加法，计到十进制数做加法，计到十进制数178178， 则最少需要（则最少需要（ ）个触发器。）个触发器。 A.6 B.7 C.8 D.10 A.6 B.7 C.8 D.10 13. 13. 某数字钟需要一个分频器将某数字钟需要一个分频器将32768H32768HZ Z的脉冲转换为的脉冲转换为1H1HZ Z 的脉冲，欲构成此分频器至少需要（的脉冲，欲构成此分频器至少需要（ ）个触发器。）个触发器。 A.10 B.15 C.32 D.32768 A.10 B.15 C.32 D.32768 14. 14. 判断图题所示电路为何种计数器（判断图题所示电路为何种计数器（ ）。）。 A.A.异步二进制减法异步二进制减法 B.B.同步二进制减法同步二进制减法 C.C.异步二进制加法异步二进制加法 D.D.同步二进制加法同步二进制加法 CBA15. 15. 判断图题所示电路为何种计数器（判断图题所示电路为何种计数器（ ）。）。 A.A.异步二进制减法异步二进制减法 B.B.同步二进制减法同步二进制减法 C.C.异步二进制加法异步二进制加法 D.D.同步二进制加法同步二进制加法 16. 16. 一位一位8421BCD8421BCD码计数器至少需要（码计数器至少需要（ ）个触发器。）个触发器。 A.3 B.4 C.5 D.10 A.3 B.4 C.5 D.10 17. 17. 同步计数器和异步计数器比较，同步计数器的显著同步计数器和异步计数器比较，同步计数器的显著 优点是（优点是（ ）。）。 A.A.工作速度高工作速度高 B.B.触发器利用率高触发器利用率高 C.C.电路简单电路简单 D.D.不受时钟不受时钟CPCP控制。控制。CBA18. 18. 欲设计欲设计0 0，1 1，2 2，3 3，4 4，5 5，6 6，7 7这几个数的计数器，这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（如果设计合理，采用同步二进制计数器，最少应使用（ ）级触发器。）级触发器。 A.2 B.3 C.4 D.8 A.2 B.3 C.4 D.8 19. 19. 图题所示图题所示74HC16174HC161计数器电路的模是（计数器电路的模是（ ）。）。 A.7 B.8 C.9 D.10 A.7 B.8 C.9 D.10 BD20.20. 把一个五进制计数器与一个四进制计数器串联可得把一个五进制计数器与一个四进制计数器串联可得到（到（ ）进制计数器。）进制计数器。 A.4 B.5 C.9 D.20 A.4 B.5 C.9 D.20 21. 21. 判断图题所示电路为判断图题所示电路为（ ）计数器。计数器。 A.A.异步二进制减法异步二进制减法 B.B.同步二进制减法同步二进制减法 C.C.异步二进制加法异步二进制加法 D.D.同步二进制加法同步二进制加法DD四、计算分析四、计算分析1.已知图所示单向移位寄存器的已知图所示单向移位寄存器的CPCP及输入波形如图所示，及输入波形如图所示，试画出试画出Q Q0 0、Q Q1 1、Q Q2 2、Q Q3 3波形（设各触发初态均为波形（设各触发初态均为0 0）。）。 4. 4. 利用集成计数器构成图所示两个电路，试分析各电路利用集成计数器构成图所示两个电路，试分析各电路为几进制计数器？并画出状态转换图。为几进制计数器？并画出状态转换图。 a)a)为为1313进制计数器进制计数器 b)b)为为5050进制计数器进制计数器状态转换图（略）状态转换图（略）5.5.图是利用图是利用74HC16374HC163构成的构成的N N进制计数器，请分析其为进制计数器，请分析其为几进制计数器？几进制计数器？ 6060进制计数器进制计数器10.10.已知一天有已知一天有2424小时，试利用小时，试利用74HC16074HC160设计一个二十设计一个二十四进制计数器。四进制计数器。 一、填空题一、填空题 1. 1. 某单稳态触发器在无外触发信号时输出为某单稳态触发器在无外触发信号时输出为0 0态，在态，在外加触发信号时，输出跳变为外加触发信号时，输出跳变为1 1态，因此，其稳态为态，因此，其稳态为 态，暂稳态为态，暂稳态为 态态, , 暂稳态所处时间的长短取暂稳态所处时间的长短取决于电路本身决于电路本身 的参数。的参数。 2. 2. 单稳态触发器在数字系统中应用很广泛，通常用于脉单稳态触发器在数字系统中应用很广泛，通常用于脉冲信号的冲信号的 、 及及 。3. 3. 单稳态触发器有单稳态触发器有 _ _ 个稳定状态；多谐振荡器有个稳定状态；多谐振荡器有 _ _ 个稳定状态。个稳定状态。4. 4. 占空比占空比q q 是指矩形波是指矩形波 持续时间与其持续时间与其 之比。之比。01第六章第六章 脉冲信号的产生与转換脉冲信号的产生与转換01 高电平周期展宽延时整形定时元件 5. 5. 触发器能将缓慢变化的非矩形脉冲变换成边触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。沿陡峭的矩形脉冲。6. 6. 施密特触发器有施密特触发器有 个阀值电压，分别称作个阀值电压，分别称作 和和 。7. 5557. 555定时器型号的最后数码为定时器型号的最后数码为555555的是的是 产品，产品，为为75557555的是的是 产品。产品。8. 8. 为了实现高的频率稳定度，常采用为了实现高的频率稳定度，常采用 振荡器；振荡器；单稳态触发器受到外触发时进入单稳态触发器受到外触发时进入 态。态。施密特2 上限阀值电压下限阀值电压TTLCMOS石英晶体暂稳二、判断题二、判断题 1. 1. 当微分电路的时间常数当微分电路的时间常数=RCt=RCtWW时，此时，此RCRC 电路会成为耦合电路。（电路会成为耦合电路。（ ）2. 2. 积分电路是一种积分电路是一种RCRC串联电路，它是从电容两串联电路，它是从电容两 端上取出输出电压的。（端上取出输出电压的。（ ）3. 3. 微分电路是一种能够将输入的矩形脉冲变换为微分电路是一种能够将输入的矩形脉冲变换为 正负尖脉冲的波形变换电路。（正负尖脉冲的波形变换电路。（ ）4. 4. 单稳态触发器的暂稳态维持时间用单稳态触发器的暂稳态维持时间用t tWW表示，与电路表示，与电路 中中RCRC成正比。（成正比。（ ）5. 5. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成单稳态触发器的暂稳态时间与输入触发脉冲宽度成 正比。（正比。（ ）6. 施密特触发器的正向阈值电压一定大于负向 阈值电压。（ ）7. 石英晶体多谐振荡器的振荡频率与电路中的 R、C成正比。（ ）8. 多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ ）9. 方波的占空比为。（ ）10. 555定时器不仅可以组成多谐振荡器，而且还可以组成单稳态触发器、施密特触发器。（ ）三、单项选择题三、单项选择题三、单项选择题三、单项选择题 1、若图题中为TTL门微分型单稳态触发器，对R1和R的选择应使稳态时：（ ） A. 门G1、G2都导通（低电平输出） B. G1导通，G2截止 C. G1截止，G2导通 D. G1、G2都截止 B2、 以下各电路中， 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 B4. 石英晶体多谐振荡器的突出优点是 。 A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭5. 多谐振荡器可产生 。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 6. 能把2 kHz 正弦波转换成 2 kHz 矩形波的电路是（ ） A.多谐振荡器 B.施密特触发器 C.单稳态触发器 D.二进制计数器CBB 7. 7. 用来鉴别脉冲信号幅度时，应采用（用来鉴别脉冲信号幅度时，应采用（ ） A.A.稳态触发器稳态触发器 B.B.双稳态触发器双稳态触发器 C.C.多谐振荡器多谐振荡器 D.D.施密特触发器施密特触发器 8. 8. 输入为输入为2 kHz 2 kHz 矩形脉冲信号时，欲得到矩形脉冲信号时，欲得到500 Hz500 Hz矩形矩形 脉冲信号输出，应采用（脉冲信号输出，应采用（ ） 。 A.A.多谐振荡器多谐振荡器 B.B.施密特触发器施密特触发器 C.C.单稳态触发器单稳态触发器 D.D.二进制计数器二进制计数器 9. 9. 用用555555定时器组成施密特触发器，当输入控制端定时器组成施密特触发器，当输入控制端COCO 外接外接10V10V电压时，回差电压为（电压时，回差电压为（ ）。）。 A.3.33V B.5V C.6.66V D.10V A.3.33V B.5V C.6.66V D.10V DDB四、计算分析四、计算分析12.12.指出下图构成什么电路？画出其输出电压的波形，指出下图构成什么电路？画出其输出电压的波形，并计算其输出电压的频率。并计算其输出电压的频率。13. 13. 试分析下图构成什么电路试分析下图构成什么电路？画出对应输入波形画出对应输入波形u uO O 波波形。形。解：解：为施密特触发器为施密特触发器 一、填空题一、填空题一、填空题一、填空题 1. 1. 理想的理想的DACDAC转换特性应是使输出模拟量与输入数字量转换特性应是使输出模拟量与输入数字量成成 。转换精度是指。转换精度是指DACDAC输出的实际值和理论值输出的实际值和理论值 。 2. 2. 将模拟量转换为数字量，采用将模拟量转换为数字量，采用 转换器，转换器，将数字量转换为模拟量，采用将数字量转换为模拟量，采用 转换器。转换器。3. 3. 如分辨率用如分辨率用D/AD/A转換器的最小输出电压与最大输出电转換器的最小输出电压与最大输出电压之比来表示，则压之比来表示，则8 8位位D/AD/A转換器的分辨为转換器的分辨为 。4. A/D4. A/D转換器采样过程要满足采样定理，理论上采样频转換器采样过程要满足采样定理，理论上采样频率要率要 倍输入信号的最高频率。倍输入信号的最高频率。正比之差模数数模1/255 2 第七章第七章 数数/模（模（D/A）和模）和模/数（数（A/D）转换）转换 二、计算题二、计算题1. 已知某DAC电路输入10位二进制数，最大满度输出电压 =5，试求分辨率和最小分辨电压。其分辨率为 因为最大满度输出电压为5，所以，10位DAC能分辨的最小电压为：2. 2. 要求某要求某DACDAC电路输出的最小分辨电压电路输出的最小分辨电压 约为约为 5m5m，最大满度输出电压，最大满度输出电压 =10=10，试求该，试求该 电路输入二进制数字量的位数应是多少？电路输入二进制数字量的位数应是多少？ 该电路输入二进制数字量的位数应是该电路输入二进制数字量的位数应是11 11